3线-8线数据分配器

08电信2班 成员：罗俊 麦文清 徐宇 詹天文 张广平

一．电路名称

3线-8线数据分配器

二．电路功能及I/O口介绍

数据分配器的功能是将一路输入数据从多个输出通道中选择一个通道输出。

输入信号是一路数据D和三个地址输入端A2、A1、A0；输出信号是八路数据Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7。数据可以是一位二进制数，也可以是多位二进制数。

三．真值表 地址输入端 数据输出端 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 D 0 0 0 0 0 0 0 0 0 1 0 D 0 0 0 0 0 0 0 1 0 0 0 D 0 0 0 0 0 0 1 1 0 0 0 D 0 0 0 0 1 0 0 0 0 0 0 D 0 0 0 1 0 1 0 0 0 0 0 D 0 0 1 1 0 0 0 0 0 0 0 D 0 1 1 1 0 0 0 0 0 0 0 D 四．程序代码 LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY DEMUX IS PORT(

D :IN STD_LOGIC_VECTOR(7 DOWNTO 0); A : IN STD_LOGIC_VECTOR(2 DOWNTO 0);

Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7 : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );

end DEMUX;

ARCHITECTURE STR OF DEMUX IS BEGIN

PROCESS(D,A) BEGIN

Y0 <= \"00000000\"; Y1 <= \"00000000\"; Y2 <= \"00000000\";Y3 <= \"00000000\";Y4 <= \"00000000\";

Y5 <= \"00000000\";Y6 <= \"00000000\";Y7 <= \"00000000\"; CASE A IS

WHEN \"000\" => Y0 <= D; WHEN \"001\" => Y1 <= D; WHEN \"010\" => Y2 <= D; WHEN \"011\" => Y3 <= D; WHEN \"100\" => Y4 <= D; WHEN \"101\" => Y5 <= D; WHEN \"110\" => Y6 <= D; WHEN \"111\" => Y7 <= D; END CASE; END PROCESS; END STR;

五．仿真结果

六．心得体会及建议

麦文清：这次实验做了3-8数据分配器，原理跟2-4数据分配器相似，程序写起来也比较得心应手，所以这次实验算是比较顺利。

对于EDA，我觉得应着重理解其使用方法和技巧，不要局限于程序的调试通过，要理解程序语句对芯片的控制作用，能看懂仿真波形图。课本给出了很多实验程序，应用很广泛，但实验学时有限，如果能有更多时间，相信效果会不错。

罗俊：这次EDA大作业我们自选了3-8数据分配器为作业内容，数据分配器的原理与3-8译码器的原理基本相似，故理解该程序的工作是比较容易的。通过这次大作业，巩固了我对VHDL中程序的结构，对PROCESS函数更加理解，学会运用了case-when语句。

对于整体EDA的教学，感觉整体效果可以，理论与实践相结合，理论的学习的同时，得到了比较到位的实践经验，对EDA的学习是很有成效的。在日后的学习中，希望能够直接上机上课，即使是在讲授理论知识；我认为，讲授理论知识的同时，可以有一定时间的动手实践，会对该EDA课程容易接受并且对教学内容记忆深刻，能够理论与实操的共同提升的双赢状况。

詹天文：我觉得对于教学内容，要和实际应用相结合，使学生更加容易认识到所学内容的意义，采取一种积极主动、刻苦的态度去学习，同时会使学生在发现探询当中学习，这样往往会有更深刻的印象，并且更容易理解学习的内容。并且要充分相信学生的能力，不要替学生做实验，应善于引导和启发，不致使学生遇到困难中途放弃。

此外课程考核电路设计题目可以在课程开始就公布，这样使学生有一个学习努力的目标。始终围绕设计题目具体展开，促使学生自己翻阅相关参考资料，积极准备，拓展知识面。不仅课上学习，课余也投入精力。

徐宇：此次EDA大作业，反映我们对第2章VHDL硬件描述语言的掌握程度如何。这次我们选择的3-8数据分配器题目，是在书本例题的基础上作小小改动，涵盖第2章中的几个知识点，比如块（BLOCK）语句中的CASE-WHEN语句，VHDL高级语句中的进程（PROCESS）语句。通过这次设计，我们初步掌握了常见的组合逻辑电路设计，熟悉了VHDL硬件描述语言语音中的各类型分支语句。

此门课程是理论与实践相结合比较紧密的课程，老师在教会我们理论知识的同时，也给了我们很多动手操作和上台演示的机会。不过局限于实验仪器的数量和实验室的时间安排，在课堂上并非每一位同学都能有足够的时间进行独立操作。再加上课下的大作业又是几个人的小组合作，存在一部分同学并未真正掌握该门课的核心内容和独立进行大作业操作的能力。因此我建议，大作业分组可以2位同学一组，这样可以让那些课上独立操作机会较少的同学在课下能够充分练习软件的操作。

张广平：在上次的大作业中熟悉了该软件的操作，在这次作业中就比较快捷和熟练的完成大作业，无论是编写还是编译遇到的问题都少了许多。这学期已经过了大半，关于EDA的理论知识已经基本了解，不过经常会把文件名和实体相同会忘记，不过很快就解决了，由于现在做的题目较为简单，所以遇到的问题不多。

希望以后的题目难度循序的提升，这样对我们的能力得以提升大有帮助，希望早点能把自己写的程序烧写到芯片中，看看芯片功能的强大之处，这样也能激发我们学习的兴趣。希望以后去实验室的机会能够多一点。