第１ ５卷，第３期 ＶＯｌ １ ５．ＮＯ ３ 电子与封装 总第１４３期 ２０１ ５年３月 ＥＬＥＣＴＲ０ＮＩＣＳ＆ＰＡＣＫＡＧＩＮＧ ＰＶＴ恒定高精度亚阈值ＣＭＯＳ电压基准源 吴瑶，龚敏，高博 （四川省微电子技术重点实验室，成都６１００６４） 摘 要：提出一种基于ＳＭＩＣ ６５ ｎｉｎ标准ＣＭＯＳ工艺库的高精度电压参考源电路。对３种不同类型偏置 于亚阈值区的ＮＭＯＳＦＥＴ进行了讨论，采用无电阻温度补偿对温度进行高阶补偿，可以减小对工艺、电压、 温度的敏感性。仿真结果表明：在不同工艺角下，电源电压、温度使基准电压 ，的变化仅为士１．３６％。 电压参考源的温度系数大约为４．５×１０ ℃＿。，电源线性调制率为２．１％ｍＶ・Ｖ－ ，最小工作电压仅为０．５６Ｖ。 关键词：亚阈值ＭＯＳＦＥＴ；电压基准源；ＰＶＴ恒定；低工作电压 中图分类号：ＴＮ４０２ 文献标识码：Ａ 文章编号：１６８１—１０７０（２０１５）０３—０００９—０５ Ｈｉｇｈ—ｐｒｅｃｉｓｉｏｎ Ｓｕｂ—ｔｈｒｅｓｈｏｌｄ ＣＭＯＳ Ｖｏｌｔａｇｅ Ｒｅｆｅｒｅｎｃｅ ｗｉｔｈ ＰＶＴ Ｉｎｖａｒｉａｎｔ ＷＵＹａｏ，ＧＯＮＧＭｉｎ，ＧＡＯＢｏ （Ｋｅｙ Ｌａｂｏｒａｔｏｒｙ ｏｆＭｉｃｒｏ—Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ ｏｆＳｉｃｈｕａｎ Ｐｒｏｖｉｎｃｅ，Ｃｈｅｎｇｄｕ ６１００６４，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｔｈｅ ｐａｐｅｒ ｐｒｅｓｅｎｔｓ ａ ｐｕｒｅ ＣＭＯＳ ｈｉｇｈ ｐｒｅｃｉｓｉｏｎ ｖｏｌｔａｇｅ ｒｅｆｅｒｅｎｃｅ ｃｉｒｃｕｉｔ ｂａｓｅｄ ｏｎ ｔｈｅ ｓｕｂ— ｔｈｒｅｓｈｏｌｄ Ｍ０ＳＦＥＴｓ ｗｉｔｈ ｔｈｅ ＳＭＩＣ ６５ ｎｍ ｓｔａｎｄａｒｄ ＣＭＯＳ ｐｒｏｃｅｓｓ ｔｅｃｈｎｉｑｕｅ．Ｔｈｒｅｅ ｄｉｆｆｅｒｅｎｔ ｔｙｐｅｓ ｏｆ ＮＭＯＳＦＥＴｓ ａｎｄ ｆｕｒｔｈｅｒ ｒｅｓｉｓｔｅｒ－ｌｅｓｓ ｔｅｍｐｅｒａｔｕｒｅ ｃｏｍｐｅｎｓａｔｉｏｎ ａｒｅ ｕｓｅｄ ｔｏ ｒｅｄｕｃｅ ｐｒｏｃｅｓｓ，ｖｏｌｔａｇｅ ａｎｄ ｔｅｍｐｅｒａｔｕｒｅ（ＰＶＴ）ｓｅｎｓｉｔｉｖｉｔｙ．Ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔ ｓｈｏｗｓ ｔｈａｔ ｖｏｌｔａｇｅ ａｎｄ ｔｅｍｐｅｒａｔｕｒｅ ｖａｒｉｅｓ ｈａｖｅ ｌｉｔｔｌｅ ｅｆｆｅｃｔ ｏｎ ｔｈｅ ｃｕｒｒｅｎｔ ａｃｃｏｒｄｉｎｇ ｄｉｆｅｒｅｎｔ ｐｒｏｃｅｓｓ ｃｏｍｅｒｓ（ｖｏ，ｖａｒｉａｔｉｏｎ ｉｓ ｏｎｌｙ士１．３６％）．Ｔｅｍｐｅｒａｔｕｒｅ ａｎｄ ｐｏｗｅｒ ｓｕｐｐｌｙ ｓｅｎｓｉｔｉｖｉｔｙ ｏｆｔｈｅ ｒｅｆｅｒｅｎｃｅ ｖｏｌｔａｇｅ ｉｓ ４．５ Ｘ １０ ℃ ａｄｄｉｔｉｏｎ．ｔｈｅ ｓｕｐｐｌｙ ｖｏｌｔａｇｅ ｉｓ ａｂｏｕｔ ０．５６ Ｖ （－５００～１ ５００￣Ｃ）ａｎｄ ２．１％ｍＶ‘Ｖ．Ｉｎ Ｋｅｙ ｗｏｒｄｓ：ｓｕｂ—ｔｈｒｅｓｈｏｌｄ ＭＯＳＦＥＴＳ；ｖｏｌｔａｇｅ ｒｅｆｅｒｅｎｃｅ；ＰＶＴ ｉｎｖａｒｉａｎｔ；ｌｏｗ ｓｕｐｐｌｙ ｖｏｌｔａｇｅ 性，一般需要对电路进行高阶温度补偿。多数电路采 １ 引言 电压基准源作为模拟电路基本模块，主要应用于 ＡＤＣ／ＤＡＣ、锁相环等电路［ＩＪ。随着沟道尺寸的减小， 用ＰＴＣ（正温度系数）热敏电阻和ＮＴＣ（负温度系数） 热敏电阻对基准源温度进行高阶补偿。然而，由于热 敏电阻大小随工艺变化显著（土２５％），而且温漂可 达上千１０ ℃ ［３１，导致基准源稳定性降低。为保证 深亚微米下器件耐压性能降低，同时为满足低压供电， 电源电压不超过１ Ｖ［２１，此时三极管不能正常工作（ｐｎ 结压降０．７ Ｖ），因此低压低功耗高精度的亚阈值基 准源电源管理芯片的设计与研究尤为重要。 ＰＶＴ（工艺、电压、温度）的波动程度决定了 芯片性能，流片后必须对电阻进行修调，而深亚微 米工艺下，电阻修调难度变大，不仅增加工艺步骤、 提高工艺难度而且还带来了成本的提高。 本文采用线性补偿机制代替电阻对温度高阶进行 补偿，无需后续修调，减少工艺步骤，节约了成本。 基准源模块低压低功耗特性与低线性调整率存 基准源的性能，ＴＣ（温度系数）值、工作电压、线 性调整率（直流电源抑制比）和功耗［１￣２１均是衡量基 准源好坏的重要参数。为了降低基准源对温度的敏感 在折中关系。电路设计中通常采用折叠共源共栅结构 来提高直流电源抑制比【４Ｊ，同时ＭＯＳ管类型与基准 收稿日期：２０１５－０ｌ一２２ ．．９．． 第１５卷第３期 电子与封装 源工作电压密切相关，因此本文采用工作在饱和区 的ＬＶＴ（低阈值电压晶体管）代替ＮＶＴ（正常阈值 电压晶体管）保证电源抑制比，同时降低基准源工 作电压。最后，深亚微米工艺由于沟道尺寸的减小， 工艺影响器件特性从而影响电路性能，电路中基准源 正负温度系数电路采用不同阈值电压ＭＯＳ组合，以 减小由工艺变化带来的影响。 ２ ＰＴＡＴ和ＣＴＡＴ产生电路 基准源一阶基准电路是由与温度成正比（ＰＴＡＴ） 模块和与温度成反比（ＣＴＡＴ）模块组合而成。把 ＰＴＡＴ和ＣＴＡＴ电流（ ＴＡＴ，１ｗ）按Ｍ１和Ｍ２比例 扩大或者减小再叠加起来产生一个基准电流『５Ｊ。然而， 由于硅器件温度项的非线性性，一阶输出电压不可能 与温度无关，并且一阶电路的输出电压温漂系数可达 几十或者上百１０ ℃ ，３．３节将通过高阶温度补偿 得到一个精准基准电压源。最后，把电流输出到一个 电阻得到基准电压 。 通常亚阈值ＣＭＯＳ基准电压源正温度电流系数 都由ＭＯＳ的栅源电压产生，当ＭＯＳ工作在亚阈值区， 漏电流和栅源电压表达式 如式（１）、式（２）： ，，ｎ—ｓ一。。 ｑ ｌＩｌ １卜ｅ｜ｃｘＸｐ Ｉｃ ｌＩ （—１） ｌｎ（ ）＋ （２） 上一ｓ 其中Ｔ１为亚阂值斜率，是常数， 是特定电流， 表达式为【 ］： ， ＝ （等）‘ （３） 由式（１）、式（２）、式（３）表达式有： ，Ｗ、 一等－ｎ｛怒． ］）＋ ‰ Ｌ ￡ 根据式（４）Ｅｕ，表达式，令 ） ： Ｗ） 当 ｃｏｘ － ｚ №，显然ｌｎ（ ＜０， 具有负温 度特性；反之 Ｃｏｘ ｑ％２Ｃｏ 时，ｌｎ（管 毫 ＞。， Ｖｏ 具有正温度特性。此外，如果Ｎ１、Ｎ２是相同类 ．１０． 型的ＮＭＯＳ，则可改变其宽长比，得到不同温度系 数的 。 对于任何尺寸的ＣＭＯＳ标准工艺库中的工艺参 数，有： （ ｃｏｘ） ｖＴ＜（ Ｃ０ ）ＮｖＴ＜（．Ｃｏ ）Ｌｖ 由 表达式可知，当ＮＭＯＳ处于亚阈值区时， 高阈值电压（ＮｖＴ）ＮＭＯＳ的 负温度系数最明显， 其次是正常阈值 电压（ＮＴＶ）ＮＭＯＳ，低阈值电 压（ＬＶＴ）ＮＭＯＳ的负温度特性最弱。因此，ＰＴＡＴ 和ＣＴＡＴ由两组不同阈值电压的ＮＭＯＳ组合而成。 本电路中采用一对工作在亚阈值区的ＨＶＴ和ＬＶＴ管， 通过它们的栅源电压差产生ＣＴＡＴ电压；同理再由一 对ＨＶＴ管栅源电压差和一对ＮＶＴ管栅源电压差， 两对管栅源对再取差得到ＰＴＡＴ电压。 如图ｌ（ａ），当ＮＩ为ＬＶＴ，Ｎ２为ＨＶＴ，可以 得到一个ＣＴＡＴ产生模块，同理在图１（ｂ）中，令 Ｎ１１、Ｎ１２为ＨＶＴ，Ｎ２１、Ｎ２２为ＮＶＴ，从而得到 ＰＴＡＴ电压产生模块。 。＝● （ａ）ＣＴＡＴ产生模块 （ｂ）ＰＴＡＴ产生模块 图１ ＣＴＡＴ、ＰＴＡＴ产生模块 图２和图３分别基于ＭＯＳ栅源差得到ＣＴＡＴ和 ＰＴＡＴ电压与温度在不同工艺角下的仿真曲线。由图 ２可知在相同的温度范围内（－５０－－－１５０℃），电压减 小或者增大的幅度是一致的（约３５ ｍＶ），即其正、 负温度系数的绝对值相等。此外， 和 不同 工艺角（ｆｆ、ｔｔ、ＳＳ）下的仿真曲线也一致。 ℃ 图２ ｆ、ｔｔ、ＳＳ模型下仿真曲线 第１５卷第３期 吴瑶，龚敏，高博：ＰＶＴ恒定高精度亚阈值ＣＭＯＳ电压基准源 ０ １００ 压、温度）的亚阈值ＣＭ０Ｓ电压基准。图４显示核心 电路不包括启动模块，启动电路可参考文献［７】，补偿 ０．０９５ ０ ０９０ ０．０８５ 电路设计见第四节。 ３．１抗工艺变化 深亚微米工艺下，工艺偏差会导致器件的参数偏 差很大及非理想效应，从而影响基准电压源的精度稳 ０．０８０ 》 ；０．０７５ ０ ０７０ ０．０６５ ００６０ Ｏ．Ｏ５５ 定性。为了降低生产和不匹配因素带来的误差，本文 提出了三种方法：当ＭＯＳ工作在亚阈值区， 太小则 会因工艺变化容易摆脱亚阈值区［８１，导致电路状态不稳 ℃ ０ ０５０ 定，因此本文采用ＶＴ￣０ ＮＶＴ组合产生正负温度电流。 此外电流镜失配也可导致不匹配和错误，因此电流镜 的ＭＯＳ不采用最小尺寸［４１。最后，电阻的大小以及温 图３ ＴＡＴｆｔ．ｔｔ、ｓｓ模型下仿真曲线 抗ＰＶＴ变化优化方案 本节的主要目的是获得高精度抗ＰＶＴ（工艺、电 漂随工艺变化十分明显，而标准ＣＭＯＳ工艺库中没有 理想电阻，同时多晶硅电阻受工艺影响偏差比Ｎ阱电 阻小［４１，所以本文均采用多晶硅电阻。 图４基准电压源核心电路 ３．２抗电源电压变化 的阈值电压大小密切相关［６１。而ＳＭＩＣ ６５ ｎｍ标准 基准源的电压特性不仅要满足高电源抑制比而 且同时要满足低电压工作［９ｊ。由图４可得： ＣＭＯＳ工艺库中ＮＭＯＳ ＨＶＴ（高闽值电压晶体管） 的阈值电压约为０．４３ Ｖ，而电源电压一般小于等于 １．２ Ｖ，这样如果共源共栅结构采用ＨＶＴ则不能保 证其工作在饱和区，而采用ＮＶＴ和ＬＶＴ能满足静 态工作点要求。当处于饱和区时，ＨＶＴ相当于长沟 （ ’ 谢＋Ｋ２ ｗ）’ （５） 即： ，只和，ｃｗ和，Ｐｗ有关，如果 ｗ和 不随电源电压变化，则 也保持不变。 共源共栅结构具有高输出电阻ｆ９】，因此本文采 道器件，ＬＶＴ相当于短沟道器件。同时由于ＬＶＴ比 ＮＶＴ具有更低的阈值电压，因此可把基准源工作在 用共源共栅结构的放大器（ 转换结构）来提高电 路的电源抑制比。而共源共栅结构带来高电源抑制 比的同时也会引起更高的工作电压，因而在基准电 压源高电源抑制比以及低工作电压这两个参数之间 饱和区的所有器件用低阈值电压器件替代，在保证 高电源抑制比的同时也能达到低电压供电，第四节 的仿真结果表明这种方法有效地把最低工作电压从 ０．８９Ｖ降到０．５６Ｖ。 存在一个折中【ｍ】。在图４中，除了Ｎ１、Ｎ２、Ｎ１１、 Ｎ１２、Ｎ２１和Ｎ２２等ＮＭＯＳ管偏置在亚闽值区，所 有的器件都工作在饱和区，对处于饱和区的器件不 采用最小沟道长度，不同工艺角下阈值电压的波动 几乎不影响电路特性。此外最小的工作电压与器件 ３－３温度补偿方案 通常基准源一阶电路温度系数可达几十或者上 百１０Ｉ６℃－。，图５为一阶核心电路仿真结果，因而需 要一个高阶温度补偿电路来进一步减少由温度变化 ．１１ 第ｌ５卷第３期 电子与封装 （一５０－１５０℃）引起的误差。由于电阻补偿很容易受 工艺变化影响Ⅲ，因此本文用分段线性补偿（原理图见图６）来对温度进行高阶补偿。 ０．２２２ ０．２２１ ｆ ０．２２０ Ｏ．２１９ ＞ Ｏ・２１８ ｏ－２ｌ７ ０．２１６ Ｏ＿２ｌ５ Ｏ．２１４ ０＿２ｌ３ ０．２ｌ２ ℃ 图５基准电压源一阶电路ｆｔ．ｔｔ、ＳＳ模型温漂曲线 Ａ／ Ｏ Ｏ Ｏ ０ 图６分段线性补偿原理图嘲 分段线性补偿原理为： 厶 ：一厶 ｃ６ 由式（６）可知，线性分段补偿模块能在特定 温度下产生正负温度补偿电流，如图５所示，当 ７＇＞５０℃，Ｋ。‘ ，Ｐｗ， 表现负温度特性电 压，因而需要补偿一个正温度系数电流。因此图６ 中让‘ ，Ｐｗ， 。‘ｗ，同时满足 ，ｃｗ ＜ ’ ｗ，最后得到正温度特性电流 。当Ｔ＜ ５０℃， 表现正温度特性电压，Ｉ。＝ＫＩ２＂ ＴＡＴ， ：‘，Ｐｗ，同时 ，Ｃｗ＞Ｋ２￣－ ｗ，得到一个负温度特 性补偿电流 。 通过上述补偿机理，三阶电路可以由两个分段 线性模块叠加到一阶电路得到，表达式为： ｔ＝Ｍｌ ‘ＴＡＴ＋Ｍ２ ，ｃＴ盯＋Ｎｌ ｌ＋Ｎ２ ２ （７） 很明显补偿阶数越高，基准源对温度敏感性能 越低，此外分段线性补偿模块具有可复制性和叠加 性，类推得到五阶补偿电路。数学表达式为： Ｉｏ Ｍ１ Ａ＿Ｔ＋Ｍ２ ＴＡＴ ＋Ｎ１ 。＋Ｎ２ｘ，ｃ ＋Ｎ３ ＋Ｎ４ ： （８） ．１２— ４ 仿真结果与讨论 ４．１仿真结果 图７（ａ）、 （ｂ）所示为基准电压源同种结构下 分别采用普通阈值电压ＭＯＳ管和低阈值电压ＭＯＳ管 不同工艺角下对基准源的线性调整率的仿真结果。由 图可知（ａ）、 （ｂ）线性调整率分别为４．７％ｍＶ・Ｖ 和２．１％ｍＶ‘Ｖ～。同时，当全部采用工作在饱和区的 ＮＶＴ晶体管设计时，如图７（ａ），电路的最低工作 电压约为０．９ Ｖ。当用ＬｖＴ晶体管替代时，最低工作 电压显著下降，如图７（ｂ），仅为０．５６Ｖ。 Ｏ ０ ０．２ ０．４ ０ ６ ０．８ １．０ １＿２ ／ｖ （ａ）ＮＶＴ ０．３Ｏ ０・２５ Ｏ－２Ｏ ＿ ０ ， ４ ｓ 一 Ｏ １０ Ｏ．Ｏ５ Ｍ ０ 鲁 枷 ～一图７ ＮＶＴ和ＬＶＴ不同工艺角下线性调整率曲线 图８为基准源五阶补偿电路不同工艺角下温度 特性曲线。仿真结果表明，在－５０￣１５０￣Ｃ温度范围内， ｔｔ模型下温漂大小约为４．５×ｌ０ ℃～，ｆｔ．ＳＳ模型下 温漂也均不超过１０ｘ１０ ℃ ，此外不同工艺角下 变化量仅为士１．３６％，对工艺变化敏感度低。图９为 基准电压源一阶、三阶、五阶温漂的蒙特卡诺图（取 ３０００样本，横坐标表示温度系数，纵坐标表示区间 内样本数），进一步验证了本文设计的亚闽值基准电 压源低温漂特性。 ４．２结果分析 将本文与其他参考文献进行对比，结果如表１所 示。参考文献［１０］的结构是利用多晶硅电阻对温度进 Ｏ 第１５卷第３期 吴瑶，龚敏，高博：ＰＶＴ恒定高精度亚阈值ＣＭＯＳ电压基准源 行补偿，尽管温漂低，但流片后需要修调。参考文献 ［２】缺乏高阶温度补偿。文献［９只采用普通阈值电压 ９］表１本文与其他文献的对比 ＭＯＳ共源共栅结构，因此尽管保证了线性调整率低 但是其最小工作电压大。文献［６】只使用微电流镜， 尽管保证工作电压低但是易受电源电压影响。在本文 中，共源共栅模块组成的ＬＶＴ用来保证低的线性调 整率和工作电压。此外，提出采用分段线性温度补偿 电路（无电阻）进行高阶补偿。仿真结果表明本文设 计的亚阈值ＣＭＯＳ基准电压源综合性能最优。 ０．２２２ Ｏ．２２１ ０．２２０ ＞０．２１９ ０．２１８ Ｏ．２ｌ７ Ｏ．２ｌ６ ０．２ｌ５ －４０－２０ ０ ２０ ４０ ６０ ８０ １００ １２０ １４０ ℃ 图８基准电压源五阶电路ｆｆ、ｔｔ、ＳＳ模型温漂曲线 ５ 总结 本文基于ＳＭＩＣ ６５ ｎｎｌ标准ＣＭＯＳ工艺设计了一 种抗ＰＶＴ变化的亚阈值基准电压源，用饱和区低阈值 电压的ＭＯＳ管全部代替普通阈值电压ＭＯＳ管，在保 证线性调整率（２．１％ｍＶ・Ｖ ）的同时也能达到低压工 作（Ｏ．５６ Ｖ）。此外，高阶电路采用分段线性（无电阻） 补偿使得电路在很宽温度范围（一５０￣ｌ５０℃）内依旧 保持极低的温度敏感性（ＴＣ＝４．５ｘ１０～ｏＣ－１）。最后， 基准源采用工作在亚阈值区不同阈值电压的ＭＯＳ阈 值电压差产生正负温度电流，从而降低了工艺对单个 ＭＯＳ的影响， 偏差仅为士１．３６％。 １２００ １０００ ８００ ６００ ４００ ２００ Ｏ ０ ５ １０１５ ２Ｏ ２５ ３０ ３５ ４０ ４５ ５０ ５５ ６０ ６５ ７０ ７５ ８０ ８５ ９０ Ｃｙｌ０—６℃－Ｉ 图９基准电压源一阶、三阶、五阶温漂的蒙特卡诺图 参考文献： ［１】Ｇｕｐｔａ，Ｖｉｓｈａ１．Ａｎ ａｃｃｕｒａｔｅ，ｔｒｉｍｌｅｓｓ，ｈｉｇｈ ＰＳＲＲ，ｌｏｗ－ ｖｏｌｔａｇｅ，ＣＭＯＳ ｂａｎｄｇａｐ ｒｅｆｅｒｅｎｃｅ ＩＣ［Ｄ】．Ｐｈ．Ｄ Ｄｉｓｓｅｒｔａｔｉｏｎ，Ｇｅｏｒｇｉａ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ，２００７． 【２】Ａｎｖｅｓｈａ Ａ，Ｍａｒｙａｍ Ｓｈｏｊａｅｉ Ｂａｇｈｉｎｉ．Ａ Ｓｕｂ－１ Ｖ ３２ ｎＡ Ｐｒｏｃｅｓｓ，Ｖｏｌｔａｇｅ ａｎｄ ＴｅｍｐｅｒａｔｕｒｅＩｎｖａｒｉａｎｔＶｏｌｔａｇｅＲｅｆｅｒｅｎｃｅ Ｃｉｒｃｕｉｔ［Ｃ１．ＶＬＳＩ Ｄｅｓｉｇｎ ａｎｄ ２０ １ ３ １ ２ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｅｍｂｅｄｄｅｄ Ｓｙｓｔｅｍｓ（ＶＬＳＩＤ），２０１３，１３６． 【３］Ｓ Ｔ Ｒｕｄｅｎｋｏ，Ｖ Ｋｉｌｃｈｙｔｓｋａ，Ｊ Ｐ Ｃｏｌｉｎｇｅ，Ｖ Ｄｅｓｓａｒｄ，Ｄ Ｆｌａｎｄｒｅ．Ｏｎ ｔｈｅ ｈｉｇｈ—ｔｅｍｐｅｒａｔｕｒｅ ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｌｏｐｅ ｏｆ ｔｈｉｎ－ｉｆｌｍ ＳＯＩ ＭＯＳＦＥＴｓ［Ｊ】＿ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，２００２，２３（３）：１４８． ［４】Ｓ Ｓｅｎｇｕｐｔａ，Ｋ Ｓａｕｒａｂｈ，Ｐ Ｅ Ａｌｌｅｎ．Ａ ｐｒｏｃｅｓｓ，ｖｏｌｔａｇｅ，ａｎｄ ｔｅｍｐｅｒａｔｕｒｅ ｃｏｍｐｅｎｓａｔｅｄ ＣＭＯＳ ｃｏｎｓｔａｎｔ ｃｕｒｒｅｎｔ ｒｅｆｅｒｅｎｃｅ［Ｊ】．ＩＳＣＡＳ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ，２００４，１：３２５． ［５】Ｋ Ｎ Ｌｅｕｎｇ，Ｐ Ｋ Ｔ Ｍｏｋ．Ａ ＣＭＯＳ Ｖｏｌｔａｇｅ Ｒｅｆｅｒｅｎｃｅ Ｂａｓｅｄ ｏｎ Ｗｅｉｇｈｔｅｄ Ｄｉｆｆｅｒｅｎｃｅ ｏｆ Ｇａｔｅ－Ｓｏｕｒｃｅ Ｖｏｌｔａｇｅ ｂｅｔｗｅｅｎ ＰＭＯＳ ａｎｄ ＮＭＯＳ Ｔｒａｎｓｉｓｔｏｒｓ ｆｏｒ Ｌｏｗ Ｄｒｏｐｏｕｔ Ｒｅｇｕｌａｔｏｒｓ［Ｃ】．ＥＳＳＣＩＲＣ Ｃｏｎｆｅｒｅｎｃｅ，２００ １，６ １． ［６ Ｍｉ６］ｃｈａｅｌ Ｄａｖｉｄ Ｃａｖｅ．Ｓｃａｌａｂｌｅ Ｖｏｌｔａｇｅ Ｒｅｆｅｒｅｎｃｅ ｆｏｒ Ｕｌｔｒａ Ｄｅｅｐ Ｓｕｂｍｉｃｒｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ【Ｄ】．Ｐｈ．Ｄ ｄｉｓｓｅｒｔａｔｉｏｎ，ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ ｏｆＴｅｘａｓ ａｔＡｕｓｔｉｎ，２００５． 【７］Ｗｉｎｄｅｌｓ Ｊ，Ｖａｎ Ｐｒａｅｔ Ｃ，Ｄｅ Ｐａｕｗ Ｈ，Ｄｏｕｔｒｅｌｏｉｇｎｅ Ｊ． Ｃｏｍｐａｒａｔｉｖｅ ｓｔｕｄｙ ｏｎ ｔｈｅ ｅｆｆｅｃｔｓ ｏｆ ＰＶＴ ｖａｒｉａｔｉｏｎｓ ｂｅｔｗｅｅｎ ａ ｎｏｖｅｌ ａｌｌ—Ｍ０Ｓ ｃｕｒｒｅｎｔ ｒｅｆｅｒｅｎｃｅ ａｎｄ ａｌｔｅｒｎａｔｉｖｅ ＣＭＯＳ ｓｏｌｕｔｉｏｎｓ【Ｃ］．Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ，５２ｎｄ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｄｗｅｓｔ Ｓｙｍｐｏｓｉｕｍ，２００９，４９． ［８】Ｙｉｌｅｉ Ｌｉ，Ｙｕ Ｗａｎｇ，Ｎａ Ｙａｎ，Ｘｉ Ｔａｎ，Ｈａｏ Ｍｉｎ．Ａ Ｓｕｂｔｈｒｅｓｈｏｌｄ ＭＯＳＦＥＴ Ｂａｎｄｇａｐ Ｒｅｆｅｒｅｎｃｅ ｗｉｔｈ Ｕｌｔｒａ—Ｌｏｗ Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｖｏｌｔａｇｅ［Ｃ］．２０１ １ ＩＥＥＥ ９ｔｈ （下转第１７页） ．】３． 第１５卷第３期 徐大为，姚进，胡永强，等：抗辐照标准单元库验证方法研究 ［２】黄涛，梁斌，李宗伯，等．标准单元库设计关键技术研 ４ 结论 本文对抗辐照单元库的验证方法进行了研究， 究［ｃ】．中国计算机学会，第十二届计算机工程与工艺 学术年会． ［３】张璇．０．１３ １标准单元库中寄存器的优化方法［Ｄ］．国 防科学技术大学硕士学位论文． 设计了一个可以对单元库进行评价的验证电路，通过 验证电路的测试，对电路功能、性能、抗辐照能力等 进行了测试，电路功能正常，性能达到了设计规范要 作者简介： 徐大为（１９８ｏ＿＿），男，江苏无 锡人，毕业于东南大学微电子学院， 求，抗辐照能力达到５００ ｋｒａｄ（Ｓｉ）。 参考文献： ［１】黄涛．高可靠标准单元库的设计与验证［Ｄ】．国防科学技 术大学研究生院硕士学位论文，２００９． 于２００３年和２００６年获得了学士学位 和硕士学位，主要从事工艺开发与建 库方面的研究工作。 （上接第４页） 学技术大学出版社，２００３． 作者简介： 李宗亚（１９６６一），男，１９８８年 毕业于清华大学，现任无锡中微高科 电子有限公司副总经理，主要从事封 ［２】罗辑，赵和义．军用电子元器件质量管理与质量控制 ［ＭＪ．北京：国防工业出版社，２００４． 【３】张彩云．电阻焊接技术及其设备［Ｊ】．电子工艺技术， ２００３，５：２０１—２０３． 装工艺技术、质量管理等工作； 【４】ＳＳＥＣ公司．Ｍｏｄｅｌ ２４００ｅ ＰＡＲＡＬＬＥＬ ＳＥＡＭ ＳＥＡＬＩＮＧ ＳＹＳＴＥＭ［Ｚ】．２００３． 陈陶（１９８８一），男，江苏宜 兴人，本科，现从事集成电路封装工艺、失效分析及可靠 性的相关研究工作。 【５】郭建波．影响平行缝焊效果的各工艺参数的分析［Ｊ］．电 子与封装，２０１０． （上接第ｌ３页） Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ，２０１ １，８６２． Ｓｙｓｔｅｍｓ（ＩＳＣＡＳ），２０１３ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ， ２０１３，１４７７． ［９】Ｅ Ｂｏｕｆｏｕｓｓ，Ｐ Ｇｇｒａｒｄ，Ｐ Ｓｉｍｏｎ，Ｌ Ａ Ｆｒａｎｃｉｓ，Ｄ Ｆｌａｎｄｒｅ． Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ ａｎｄ Ｒａｄｉａｔｉｏｎ Ｈａｒｄ ＣＭＯＳ ＳＯＩ Ｓｕｂ— 作者简介： 吴瑶（１９９Ｏ一），女，江西南 ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ Ｒｅｆｅｒｅｎｃｅ［Ｃ］．ＳＯＩ・３Ｄ—Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｕｎｉｉｆｅｄ Ｃｏｎｆｅｒｅｎｃｅ（￥３Ｓ）， ２０１３，１． 昌人，四川大学硕士研究生，研究方 向为超大规模集成电路设计。 【１０】Ａｎｄｒｅｏｕ Ｃ Ｍ，Ｇｅｏｒｇｉｏｕ Ｊ．Ａｎ ａｌｌ－ｓｕｂｔｈｒｅｓｈｏｌｄ，０．７５ Ｖ ｓｕｐｐｌｙ，２ｘ１０ ℃～，ＣＭＯＳＶｏｌｔａｇｅＲｅｆｅｒｅｎｃｅ［Ｃ］．Ｃｉｒｃｕｉｔｓ ａｎｄ 一１７．