您的当前位置:首页正文

数电课程设计数字电子钟

2023-11-20 来源:钮旅网
数字电子技术电路课程设计

题目:数字钟课程设计

学院:XXXXX

专业:XXXXX

班级:XXXX

姓名:XXXX

学号:XXXXX

指导老师:XXXXX

一、设计目的

数字钟是一种用数字电子技术实现时,分,秒计时的装置,具有较高的准确性和直观性等各方面的优势,而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理,在设计数字电子钟的过程中,用数字电子技术的理论和制作实践相结合,进一步加深数字电子技术课程知识的理解和应用,同时学会使用Multisim电子设计软件。

二、设计要求

1.显示时,分,秒,用24小时制

2.能够进行校时,可以对数字钟进行调时间

3.能够正点报时(用555产生断续音频信号);

三、设计方案比较

方案一、采用中小规模集成电路实现

采用集成逻辑电路设计具有能实现,时、分、秒计时功能和定点报时功能,计时模块采用时钟信号触发,不需要程序控制。

方案二:EDA技术实现

采用EDA作为主控制器外围电路进行电压,时钟控制、键盘和LED控制。但此方案逻辑电路复杂,外围设备多,灵活性较低,不利于扩展

方案三、单片机编程实现

此方案采用单片机编程来设计和控制。

综上,根据自身的知识和方案比较,采用方案一,因为方案一简便灵活,扩展性好,同时符合此次数子电子知识设计的要求。

四、设计过程和说明

1.数字电子钟计时和显示功能的实现

(1)采用两片十进制计数器74LS160N扩展连接,设计60进制的计数器,显示0到59,在59时采用置数的方法,将两片74LS160N同时置数至0,以循环显示0到59。(图)

(2)24进制亦采用两片十进制计数器74LS160N扩展连接,设计24进制的计数器,显示0到23,在23时采用置数的方法,将两片74LS160N同时置数至0,以循环显示0到23(图)

(3)利用秒钟的置数信号(为低电平),取反后作为分钟各位的使能端(EP和ET)的控制信号,以实现分秒之间的进位功能。同理可以实现分时之间的进位功能

(4)显示功能 采用Multisim里面的DCD_HEX显示管进行时分秒的显示。将DCD_HEX显示管的四个针脚对应接到74LS160N的四个输出端

2.校对功能的实现

在设计电路图中的J1和J2开关。

(1)J1实现时钟的小时的调节,当鼠标按下开关,时钟的小时位的两片74LS160N成为独立的24进制的计数器,而不会受到秒钟和分钟的进位及置数的影响。鼠标按下J1

开关,时钟的小时位中的个位的使能控制端(EP和ET)都接高电平(Vcc),成为独立的24进制计数器,在0到23,循环显示,当计数到了想要调的小时数,松开J1开关即可将小时位置到预想的小时数。(图)

(2)J2 实现时钟的分钟的调节,当鼠标按下开关,时钟的分钟位的两片74LS160N成为独立的60进制的计数器,而不会受到秒钟的进位及置数的影响。鼠标按下J2开关,时钟的分钟位中的个位的使能控制端(EP和ET)都接高电平(Vcc),成为独立的60进制计数器,在0到60,循环显示,当计数到了想要调的小时数,松开J2开关即可将分钟位置到预想的分钟数。(图)

3.整点报时功能的实现(用灯亮表示到整点)

(1)整点报时的功能电路的设计

用两个555时基电路,一个接成单稳态电路,另一个接成多谐振荡电路,如下图

·

其中开关用来产生触发脉冲。

原理:当开关断开时,单稳态电路的555的输入脚2处于高电平,则单稳态电路的555的输出脚3是低电平,则使第二片555的4脚低电平,即多谐振荡电路不工作,灯不亮。当开关瞬间闭合然后断开,产生一个脉冲,单稳态电路输出一个时宽为1.1R(2)C(2)高电平,此时多谐振荡555的4脚高电平,电路导通,产生多谐振荡,使得灯亮。当单稳态555产生的高电平消失,变为低电平时,灯灭。

此处将单稳态电路中R(2)=100K C(2)=1uf 则会产生高电平持续的时间约为0.11S。

多谐振荡电路中周期T=[R(4)+2R(3)]C * Ln2 当多谐振荡的周期越快,灯闪的越快,则看到的现象是灯几乎一直亮着。所以此处选取的R (3)=R(4)=1k, C=1uf .要是想要灯闪的快些可以减少多谐振荡电路里面的电阻和电容。下图为仿真的波形图

图中的红色小块是瞬间闭合和断开开关后产生的多谐振荡(此时灯闪烁)

则可以知道灯闪烁的时间为单稳态电路产生的高电平的持续时间0.11s

(2)报时电路的使用

只要讲上面报时电路产生触发脉冲的开关换成是秒钟和分钟都为59时,产生的低电平即可,如图

五、综合电路

其中计数器的脉冲周期可以调节成合适的周期,比如换成秒脉冲。图中是200HZ是因为为了调试的时候显示的速度快。从左到右分别为秒,分,时的显示。

六、设计总结和体会

此次的电子钟的设计,虽然不算复杂,但也耗费本人很多的精力。开始接触题目,查找相关资料,请教老师和同学,到亲手设计制作,连接电路,都花费我许多的精力,也很感谢老师的耐心解答和指导,感谢同学的帮助。

在整个设计过程中,自己对数电理论和实际的应用相结合又有了更深刻的理解,对知识的应用有了更深的认识,对自己独立思考,解决问题的能力有一定的提升。整个过程耗费不少时间和精力,但这些都是值得的。

此次的设计结果和方案,由于个人水平的限制,都还存在缺点,方案不一定是最优的,

连接的线路不一定是最简单的,线路不够简洁,整齐等等。有许多需要提高的地方,希望大家提出指导,也感谢在设计过程中给予我支持和帮助的老师同学

因篇幅问题不能全部显示,请点此查看更多更全内容