基于CORDIC算法的高速高精度NCO的FPGA设计

２００７年１２月　文章编号：１００８—８６５２（２００７）０４—０６８—０５　火控雷达技术　第３６卷　基于ＣＯＲＤＩＣ算法的高速高精度　ＮＣＯ的ＦＰＧＡ设计　孙　健　汪彦彦　（西安电子工程研究所　西安７１０１００）　【摘要】介绍一种利用矢量旋转的ＣＯＲＤＩＣ（Ｃｏｏｒｄｉｎａｔｉｏｎ　Ｒｏｔａｔｉｏｎ　Ｄｌｇｉｔａｌ　Ｃｏｍｐｕｔｅｒ）算法，　相比较传统ＮＣＯ采用的查找表算法，证明查找表算法运算速度已不适用于高速宽带数字接收机　以及扩频通信的应用，为了实现高速正交数字混频器中的数控振荡器（ＮＣＯ），采用Ｃ０ＲＤＩＣ算法　产生正余弦信号的实现过程，给出采用ＡＬＴＥＲＡ的ｓｔｒａｔｉｘ系列ＦＰＧＡ中设计数控振荡器的项层　设计结构以及仿真结果，证明基于此算法采用ＦＰＧＡ的可行性设计。　关键词：数控振荡器（ＮＣＯ）；ＣＯＲＤＩＣ算法；ＦＰＧＡ　中图分类号：ＴＮ９５８　文献标识码：Ａ　Ｄｅｓｉｇｎ　ｏｆ　ＦＰＧＡ　ｆｏｒ　Ｈｉｇｈ　Ｓｐｅｅｄ　Ｈｉｇｈ、Ａｃｃｕｒａｃｙ　ＮＣＯ　Ｂａｓｅｄ　ｏｎ　ＣＯＲＤＩＣ　Ａｌｇｏｒｉｔｈｍ　Ｓｕｎ　Ｊｉａｎ　Ｗａｎｇ　Ｙａｎｙａｎ　（Ｘｉ’ａ１１　Ｅｌｅｃｔｒｏｎｉｃ　Ｅｎｇｉｎｅｅｒｉｎｇ　Ｒｅｓｅａｒｃｈ　Ｉｎｓｔｉｔｕｔｅ，Ｘｉ’ａｎ　７１０１００）　Ａｂｓｔｒａｃｔ：Ａ　ｃｏｏｒｄｉｎａｔｉｏｎ　ｒｏｔａｔｉｏｎ　ｄｉｇｉｔａｌ　ｃｏｍｐｕｔｅｒ（ＣＯＲＤＩＣ）ａｌｇｏｒｉｔｈｍ　ｕｓｉｎｇ　ｖｅｃｔｏｒ　ｒｏｔａｔｉｏｎ　ｉｓ　ｐｒｏ—　ｖｉｄｅｄ．Ｃｏｍｐａｒｉｎｇ　ｗｉｔｈ　ｌｏｏｋ－ｕｐ　ｔａｂｌｅ　ａｌｇｏｒｉｔｈｍ　ｕｓｅｄ　ｇｅｎｅｒａｌｌｙ　ｂｙ　ｔｒａｄｉｔｉｏｎａｌ　ｎｕｍｅｒｉｃ　ｃｏｎｔｒｏｌｌｅｄ　ｏｓｃｉｌｌａｔｏｒ　（ＮＣＯ），ｉｔ　ｉｓ　ｐｒｏｖｅｄ　ｔｈａｔ　ｌｏｗ　ｏｐｅｒａｔｉｎｇ　ｓｐｅｅｄ　ｏｆ　ｌｏｏｋ—ｕｐ　ｔａｂｌｅ　ａｌｇｏｒｉｔｈｍ　ｃａｎ　ｎｏｔ　ｍｅｅｔ　ｒｅｑｕｉｒｅｍｅｎｔ　ｏｆ　ｈｉｇｈ＿　ｓｐｅｅｄ　ｗｉｄｅ—ｂａｎｄ　ｄｉｇｉｔａｌ　ｒｅｃｅｉｖｅｒ　ａｎｄ　ｓｐｒｅａｄ—ｓｐｅｃｔｒｕｍ　ｃｏｍｍｕｎｉｃａｔｉｏｎ．Ｉｎ　ｏｒｄｅｒ　ｔｏ　ａｒｃｈｉｖｅ　ＮＣ０　ｕｓｅｄ　ｉｎ　ｈｉｇｈ－ｓｐｅｅｄ　ｑｕａｄｒａｔｕｒｅ　ｄｉｇｉｔａｌ　ｍｉｘｅｒ，ｇｅｎｅｒａｔｉｏｎ　ｐｒｏｃｅｓｓ　ｏｆ　ｓｉｎｅ　ａｎｄ　ｃｏｓｉｎｅ　ｓｉｇｎａｌｓ　ｂｙ　ｕｓｉｎｇ　ｏｆ　ＣＯＲＤＩＣ　ａｌｇｏｒｉｔｈｍ　ｉｓ　ｐｒｅｓｅｎｔｅｄ；ａｎｄ　ｔｏｐ—ｌａｙｅｒ　ｃｉｒｃｕｉｔ　ｓｔｒｕｃｔｕｒｅ　ｄｅｓｉｇｎｅｄ　ｗｉｔｈ　Ｓｔｒａｔｉｘ　ｓｅｒｉｅｓ　ｏｆ　ｆｉｅｌｄ　ｐｒｏｇｒａｍｍａｂｌｅ　ｇａｔｅ　ａｒｒａｙｓ（ＦＰＧＡｓ）ｍａｎｕｆａｃｔｕｒｅｄ　ｂｙ　ＡＬＴＥＲＡ　ｃｏｍｐａｎｙ　ｉｓ　ｇｉｖｅｎ．Ｓｉｍｕｌａｔｉｏｎ　ｒｅｓｕｌｔｓ　ｓｈｏｗ　ｆｅａｓｉｂｉｌｉｔｙ　ｏｆ　ｔｈｅ　ｄｅｓｉｇｎ　ｂｙ　ｗａｙ　ｏｆ　ｔｈｅ　ＣＯＲＤＩＣ　ａｌｇｏｒｉｔｈｍ　ａｎｄ　ＦＰＧＡｓ．　Ｋｅｙｗｏｒｄｓ：ｎｕｍｅｒｉｃ　ｃｏｎｔｒｏｌｌｅｄ　ｏｓｃｉｌｌａｔｏｒ（ＮＣＯ）；ｃｏｏｒｄｉｎａｔｉｏｎ　ｒｏｔａｔｉｏｎ　ｄｉｇｉｔａｌ　ｃｏｍｐｕｔｅｒ（ＣＯＲＤＩＣ）　ａｌｇｏｒｉｔｈｍ￣ｆｉｅｌｄ　ｐｒｏｇｒａｍｍａｂｌｅ　ｇａｔｅ　ａｒｒａｙ（ＦＰＧＡ）　引言　数控振荡器的作用是产生正交的正弦和余弦样本。传统方法是采用查表法（ＬＵＴ），即事先根据各个正　余弦波相位计算好相位的正余弦值，并按相位角度作为地址存储该相位的正余弦值，构成一个幅度相位转换　电路（即波形存储器）。在系统时钟的控制下，由相位累加器对输入频率字不断累加，得到以该频率字为步进　的数字相位，再通过相位相加模块进行初始相位偏移，得到要输出的当前相位，将该值作为取样地址值送入　＊收稿日期：２００７－－０６－－０８　作者简介。孙健。男。１９７２年生．工程师。研究方向为电子对抗。　６８　维普资讯 http://www.cqvip.com 第４期　孙　健等　基于ＣＯＲＤＩＣ算法的高速高精度ＮＣＯ的ＦＰＧＡ设计　幅度相位转换电路，查表获得正余弦信号样本。对于一个相位位数为Ｎ，输出信号幅度位数为Ｍ的数控振　荡器，所需查找表大小为Ｍ・２　，为了提高数控振荡器的频率分辨率，往往需要扩大波形存储器的容量，造　成存储资源的大量消耗。而且，当需要外挂ＲＡＭ来存储波形时，由于受到ＲＡＭ读取速度的影响，数控振　荡器的输出速率必然受到制约。因此，当需要设计高速、高精度的数控振荡器时，不宜采用查表法。　２　ＣＯＲＤＩＣ算法原理　为了避免使用大容量存储器，可以考虑利用算法来产生正余弦样本。基于矢量旋转的ＣＯＲＤＩＣ算法正　好满足了这一需求，该算法主要用于计算三角函数、双曲函数及其它一些基本函数运算。它有线性的收敛域　和序列的特性，只要迭代次数足够，即可保证结果有足够的精度。假定初始向量Ｖ１（ｘ　，Ｙ　）旋转角度０后得　到向量Ｖ２（Ｘ，，Ｙｊ），其旋转式框图见图１。　［　［　（１）　如果是多次步进旋转，其表达式也可写成：　［　］一［Ｃ　ＯｉｎＳ　￣ｎ－－ｓｉｎ０，ｌ　ＥＸ￣］　（２）　可将上式转化为如下形式：　［Ｙｘ］一ｃ。ｓ口　［　ｎＩ　一　ａｎ　（３）　图１　旋转式图　，　￣－ｉ　ｏｎ］［　］　其中：　一ａｒｃｔａｎ（　）　（４）　所有迭代角度的总和＞：Ｓ　０　一０　（５）　这里Ｓ　一｛一１；＋１），这时矩阵中的ｔａｎＯ，，一Ｓ　２　（６）　３　式　［　］ＣＯＳ￣ｎ［Ｓ，ｔ２Ｉ～一　］［妻］　其中（７）式中的ｃ。ｓ　—ｃ。ｓ　ａｒｃｔａｎ（方））　８）　随着迭代次数的增加，该式收敛为一个常数。我们定义这个常数为Ｋ，称之为模校正因子，对于字长一定　的运算，因子是一个常数，以１６位字长为例，则：　”一　、０　ｃｏｓ（　ａｒｃｔａｎ（、　）一　，），　￣ｏ・ｓ　２弱　为了完成旋转过程，还要定义一个剩余角度记录量Ｚ斗　，表示完成第ｉ次旋转后的角度误差，该量决定　着第ｉ＋１次旋转的方向（逆时针或顺时针）。由于迭代运算不能使幅值比例因子恒为１。为了抵消因迭代产生　的比例因子的影响，可将输人数据ＸＹ校正后再参与运算，以避免在迭代运算中增加校正运算，降低　ＣＯＲＤＩＣ算法的速度。由此运算迭代式可以简化成：　ｆＸ，一Ｋ（Ｘ　ｃｏｓ０一Ｙ　ｓｉｎ０）　Ｉ　Ｙｊ—Ｋ（ｙｆｃｏｓ０＋Ｘｆｓｉｎ０）　若用Ｚ　表示第　次旋转时与目标角度之差，则：　ｚ　一０一＞：０　（１１）　若想使ｚ旋转到０，则Ｓ，　的符号由Ｚ，　确定，如下：　５”一｛ｒ一＋１１　　ｉｉｆ　Ｚ　Ｈ≥＜００　　（１２）　ｌ６９　维普资讯 http://www.cqvip.com ２００７年１２月　经过　次旋转后最终结果为：　火控雷达技术　第３６卷　［ＸＪ，ｙＪ，　］一［－Ｐ（Ｘ　ｃｏｓ（Ｚ　）～Ｙ　ｓｉｎ（Ｘ　）），Ｐ（Ｙ　ｃｏｓ（Ｚ　）＋ｘ　ｓｉｎ（Ｚ　）），０］　对于一组特殊的初始值，若：　１　（１３）　Ｘｉ：吉：Ｋ≈０．６０７２５　Ｙ　＝０　Ｚｉ一　我们得到［　，ｙＪ，　］一［ｃｏｓＯ，ｓｉｎＯ，０］，这种工作模式称为旋转工作模式。还有另外一种旋转，就是不断　地使Ｙ趋近０，则旋转后得到的结果为：　［ＸＪ，　，ＺＪ］一［Ｐ厕汶时．这时　：　，Ｏ＇Ｚ　＋ａｒｃｔａｎ（　）］　）　（１５）　ｓ．一』，＋　ｉｆ　ｙ　＜０　ｓ”一｛一１　Ｙ：≥０　Ｘ　—Ｘ　Ｙ　—Ｙ　Ｚ　一０　如果对于给定的初始化值，例如：　得到结果：　［Ｘｊ，　，ＺＪ］一Ｐ　，。，ａｒｃｔａｎ（　）］　１６）　这样就求得了幅值和相角。这种工作模式称之为向量工作模式。　３　ＣＯＲＤＩＣ算法设计ＮＣＯ的方法　本文介绍的ＮＣＯ的设计就是在原理介绍部分的式（１３）的基础上采用ＦＰＧＡ实现。　由图２可以看到，频率控制字寄存器将接收到的频率控制字送人相位累加器，相位累加器对系统时钟进　行计数，每到达输入频率控制字的值，即对相位进行累加，随后将累加值送人相位相加器，与相位控制字寄存　器接收到的初始相位进行相加，得到当前的相位值。其中相位累加器是决定ＮＣＯ性能的一个关键模块，可　以利用ＦＰＧＡ器件的进位链实现快速、高效的电路结构。然而由于进位链必须位于临近的逻辑阵列块ＣＬＢ　和逻辑单元ＬＣ内，所以长的进位链会减少其他逻辑使用的布线资源，这种基于迭代结构的进位链也称为串　并结构，串并结构的移位寄存器不能很好的应用于ＦＰＧＡ，因为这个结构需要较大的扇人能力。如果用ＦＰ—　ＧＡ实现，可能会造成很大的延时，处理速度上不去。　山　出　图２　ＮＣＯ的项层电路　７０　维普资讯 http://www.cqvip.com 第４期　孙　健等　基于ＣＯＲＤＩＣ算法的高速高精度ＮＣＯ的ＦＰＧＡ设计　针对迭代结构的缺点，我们设计中可以采用进位链和流水线技术相结合的办法。所谓流水线技术，即把　在一个时钟内要完成的逻辑操作分成几步较小的操作，并插入几个时钟周期来提高系统的数据吞吐率，采用　以上做法实现的相位累加器既能保证具有较高的资源利用率，又能大幅提高系统的性能和速度。　ＣＯＲＤＩＣ算法流水线型设计，采用ＦＰＧＡ实现原理框图如图３所示，该结构有如下优点：第一，它的移　位寄存器进行迭代法比可变移位寄存器简单的多。第二，它没有在角计算中存储常量的ＲＯＭ，可以用硬件　直接来实现。因此在实际设计中，采用的是图３所示的由１６级ＣＯＲＤＩＣ运算单元组成的流水线结构，正常　工作时只需一个时钟周期就能输出一个数据，为数据实现高速实时处理提供了前提。　４　基于ＣＯＲＤＩＣ的ＮＣＯ设计的ＦＰＧＡ的逻辑实现　利用Ａｈｅｒａ公司的Ｑｕａｒｔｕｓ１Ｉ软件，采用ＶＨＤＬ硬件描述语言，对上述数控振荡器结构进行描述，通过　功能仿真。　本设计采用ＶＨＤＬ设计，其层次图见图４。　根据公式：Ｘｉ＝２¨・１／Ｋ一１９８９８（ｄｅｃ）一４ＤＢＡ（ｈｅｘ）　首先计算出角度值，例如：　３６Ｏ　三２　．。　２　３６Ｏ　３０。　‘３０≈５４６１（ｄｅｃ）　５５５（ｈｅｘ）　由Ｚｉ＝５４６１（３０。）计算相应的正余弦值：　ｓｉｎ：１６３８０（ｄｅｃ）＝３ＦＦＣ（ｈｅｘ）　ＣＯＳ：２８３８１（ｄｅｃ）＝６ＥＤＤ（ｈｅｘ）　输出的幅度范围为一１到＋１的范围，输出结果由以下推出：　２　０三１．０　１６３８０￣　１．０・２　０三１．０　１６３８０＝０．４９９９　２８３８１￣　１．０・２８３８１一Ｏ．８６６１　图３　ＣＯＲＤＩＣ流水线型　同理相应其它角度典型值也可以计算出其值，如表１所示。　法设计沆程图　仿真时可以通过Ｑｕａｒｔｕｓ　１Ｉ软件自身仿真模块或者第三方仿真软件Ｍｏｄｅｌｓｉｍ进行，仿真时采用　５０ＭＨｚ时钟，设定幅度值输入后在时钟驱动下即可得到仿真结果，将仿真结果带入上面介绍的公式中进行　验证，结果正确。但是结果为二进制数据，很不直观，也难以发现设计中存在的错误，为了直观的观察仿真结　果也可以采用Ｖｅｒｉｌｏｇ语言设计，将结果通过写语句输出到文件中，利用Ｍａｔｌａｂ或者Ｌａｂｖｉｅｗ进行模拟信　号显示的仿真，直观又利于查错。仿真结果如图５所示。其中Ａｉｎ为角度值输入，ｓｉｎ和ＣＯＳ表示的幅度值　输出。　图４　采用ＶＨＤＨ的层次图　表１　０。　｛　角　度　值　３０。　４５。　６０。　９Ｏ。　‘　ｓｉｎ　ＣＯＳ　Ｓｌｎ　ＣＯＳ　０ｘ０１ＣＣ　Ｏｘ８ＯＯＯ　Ｏ．Ｏ１４０３　１．０００００　０ｘ３ＦＦＣ　０ｘ６ＥＤＤ　０．４９９９８　Ｏ．８６６ｌ２　０ｘ５Ａ８２　０ｘ５Ａ８３　０．７０７０９　０．７０７１２　０ｘ６ＥＤＣ　Ｏｘ４０００　Ｏ．８６６Ｏ９　Ｏ．５００００　Ｏｘ８ＯＯＯ　０ｘ０１ＣＣ　１．０００００　Ｏ．Ｏ１４０３　７１　维普资讯 http://www.cqvip.com ２００７年１２月　火控雷达技术　第３６卷　由于仿真设计中采用了Ｓｔｒａｔｉｘ器件，该器件的３２位加减器工作频率可以达到９０ＭＨｚ以上，为产生高　速的正交信号提供高速可靠的工作时钟。考虑到ＮＣＯ的工作时钟瓶颈是在相位累加器，因此可以根据具　体需要缩减相位累加器的位数来提高ＮＣＯ的工作时钟。本文设计的ＮＣＯ工作时钟为５０ＭＨｚ（工作速度　仿真可以达到１６０ＭＨｚ以上），相位累加器的位数为１６位，当然ＮＣＯ输出频率的上限要受到Ｎｙｑｕｉｓｔ定律　的限制，即ｆｏｕｔ的最大值为ｆｃｌｋ／２，实际设计一般不大于０．４ｆｃｌｋ，这一点需要注意。　图５　ＣＯＲＤＩＣ仿真图　结束语　本文着重分析了如何在ＦＰＧＡ器件中，利用ＣＯＲＤＩＣ迭代算法产生正余弦信号。结果表明，基于　ＣＯＲＤＩＣ算法的数控振荡器，其简单的流水线结构，使得整个ＦＰＧＡ的资源耗费大为减少，仅用移位寄存器　和加法器就可产生正余弦信号，特别是在资源受限的条件下可明显提高ＮＣＯ的精度，保留了一般数控振荡　器频率分辨率高、频率变化速度快、相位可连续线性变化、生成的正弦余弦信号正交特性好等特点，非常适用　于在正交数字混频器中进行高速高精度的数字调制解调。　参考文献：　Ｅｌｌ杨小牛，楼才义，徐建良．软件无线电原理与应用［Ｍ］．北京：电子工业出版社．　、　［２－Ｉ胡国荣，孙允恭．ＣＯＲＤＩＣ算法及其应用［Ｍ］．信号处理，１９９１．１２．　［３］ＣＯＲＤＩＣ　Ｃｏｒｅ　Ｓｐｅｃｉｆｉｃａｔｉｏｎｓ　ＤＡＴＡＳＨＥＥＴ．　［４３　卓兴旺．基于Ｖｅｒｉｌｏｇ　ＨＤＬ的数字系统应用设计［Ｍ］．北京：国防工业出版社．　Ｅ５３张进，苏凯雄．基于ＣＯＲＤＩＣ算法的高速直接数字频率合成技术的ＡＳＩＣ实现［Ｊ－１．现代电子技术，　２００５。（１２）．　（上接第４３页）　４　结论　根据以上分析，利用橡胶良好的缓冲特性，以整体模压橡胶缓冲器替代原弹簧缓冲器，可以很好地消除　由撞击而产生轴的偏离。不仅实验结果满足使用要求，也完全符合力学原理。该跟踪座其它产品均按此方　法改进，经过半年国家靶场的实弹工作测试，证明该措施有效、可靠、简单、经济。　参考文献：　Ｅ１３　吴凤高．天线座结构设计［Ｍ］．北京：国防工业出版社，１９７９．　Ｅ２３龚振邦、陈守春．伺服机械传动装置ＥＭ］．北京：国防工业出版社，１９７９．　［３］　Ｆ．Ｓ．谢等．机械振动——理论及应用［Ｍ］．北京：国防工业出版社，１９８６．　［４］　阎以通等．理论力学［Ｍ］．上海：同济大学出版社，１９８９．　７２