*CN102931093A*
(10)申请公布号 CN 102931093 A(43)申请公布日 2013.02.13
(12)发明专利申请
(21)申请号 201210479867.0(22)申请日 2012.11.21
(71)申请人杭州士兰集成电路有限公司
地址310018 浙江省杭州市杭州（下沙）经济
技术开发区东区10号路308号(72)发明人闻永祥 赵金波 王维建 曹俊(74)专利代理机构上海思微知识产权代理事务
所(普通合伙) 31237
代理人郑玮(51)Int.Cl.
H01L 21/336(2006.01)H01L 29/78(2006.01)H01L 29/06(2006.01)
权利要求书 3 页 说明书 6 页 附图 4 页权利要求书3页 说明书6页 附图4页
(54)发明名称
N沟道耗尽型功率MOSFET器件及制造方法(57)摘要
本发明提供一种N沟道耗尽型功率MOSFET器件及制造方法，所述制造方法包括，进行离子注入和退火工艺，以在所述栅极之间的有源区中形成P型阱区，并且在进行离子注入和退火工艺的步骤之间，进行氧化工艺；以及进行电子辐照工艺，以在相邻的两个P型阱区中相临近的两源区之间形成耗尽层，通过电子辐照工艺，被电子辐照产生的电子在器件的硅表面形成电子导通沟道，即形成耗尽层，也使形成的MOSFET器件具有较短的反向恢复时间，进而提升了产品的性能；同时，增加电子辐照工艺的方法与常规功率MOSFET器件的制造工艺相兼容，并不需要增加单独的版来进行沟道注入工艺，进而节约工艺步骤，提高生产效率，降低生产成本。CN 102931093 ACN 102931093 A
权 利 要 求 书
1/3页
1.一种N沟道耗尽型功率MOSFET器件的制造方法，包括提供半导体衬底，并在所述半导体衬底上形成外延层，所述外延层包括分压环形成区和有源区；
在所述有源区中进行离子场注入工艺和退火工艺，以形成离子场注入区；在所述有源区上形成栅极；进行离子注入和退火工艺，以在所述栅极之间的有源区中形成P型阱区，并且在进行离子注入和退火工艺的步骤之间，进行氧化工艺；
在所述P型阱区中形成P型接触区及P型接触区旁的N+源区；对所述半导体衬底进行电子辐照工艺，以在相邻的两个P型阱区中相临近的两N+源区之间形成耗尽层。
2.如权利要求1所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，所述半导体衬底和所述外延层为N型。
3.如权利要求1所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，在所述有源区中进行离子场注入工艺和退火工艺的步骤中，进行磷离子的场注入工艺，以形成磷离子场注入区，注入能量为60～180KEV。
4.如权利要求1所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，在所述有源区中进行离子场注入工艺和退火工艺的步骤中，所述退火工艺的退火温度为1100℃～1200℃，退火时间为60～180分钟。
5.如权利要求1所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，在所述有源区上形成栅极的步骤包括：
在所述有源区上形成栅氧化层；在所述栅氧化层上沉积多晶硅层；对所述多晶硅层进行光刻和刻蚀，以形成栅导电层。
6.如权利要求5所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，所述栅氧化层的厚度为4000埃～8000埃。
7.如权利要求6所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，在沉积形成多晶硅层和形成栅导电层的步骤之间，还包括，对所述多晶硅层进行离子掺杂。
8.如权利要求7所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，在对所述多晶硅层进行离子掺杂的步骤中，采用三氯氧磷扩散或磷离子注入。
9.如权利要求1所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，在形成P型阱区的步骤中，采用硼离子注入，注入能量为60～180KEV，注入剂量为1.0E12～5.0E13。
10.如权利要求1所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，在形成P型阱区的步骤中，所述氧化工艺的氧化温度为1000℃～1100℃，氧化时间为60～180分钟。
11.如权利要求1所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，在形成P型阱区的步骤中，所述退火工艺在1000℃～1150℃的氮气氛围中进行退火，退火时间为60～180分钟。
12.如权利要求1所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，所述
2
CN 102931093 A
权 利 要 求 书
2/3页
P型接触区的形成步骤包括：
进行硼离子注入，注入能量为60～150KEV，注入剂量为1E15～1E16；进行退火工艺，退火温度为800℃～1000℃，退火时间为30～180分钟。13.如权利要求1所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，所述N+源区的形成过程包括：
进行砷离子注入，注入能量为60～150KEV，注入剂量为1E15～2E16；进行退火工艺，800℃～1000℃，退火时间为0～180分钟。
14.如权利要求1所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，在进行电子辐照工艺的步骤中，辐照能量为1MeV～10MeV，剂量为1Mrad～50Mrad。
15.如权利要求1所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，在形成P型接触区、N+源区的步骤和进行电子辐照的工艺步骤之间，还包括，
在所述外延层上覆盖介质层；在所述介质层中形成引线孔窗口；在所述介质层上进行正面金属化工艺，以形成正面金属引线。
16.如权利要求15所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，所述介质层的材质为硼磷硅玻璃。
17.如权利要求1所述的N沟道耗尽型功率MOSFET器件的制造方法，其特征在于，在进行电子辐照工艺的步骤之后，还包括，
对所述半导体衬底进行背面减薄和背面金属化工艺，并在真空合金炉中进行退火，其中退火温度为250℃～360℃，退火时间为30～90分钟。
18.一种N沟道耗尽型功率MOSFET器件，包括半导体衬底和位于其上的外延层，所述外延层包括分压环形成区和有源区；栅极，形成于所述有源区上；P型阱区，形成于在所述栅极之间的有源区中；P型接触区和P型接触区旁的源区，均形成于所述P型阱区中；其特征在于，还包括耗尽层，所述耗尽层形成于相邻的两个P型阱区中相临近的两N+源区之间。19.如权利要求18所述的N沟道耗尽型功率MOSFET器件，其特征在于，所述半导体衬底和所述外延层为N型。
20.如权利要求18所述的N沟道耗尽型功率MOSFET器件，其特征在于，所述栅极包括：栅氧化层，形成于所述有源区上；栅导电层，形成于所述栅氧化层上。
21.如权利要求20所述的N沟道耗尽型功率MOSFET器件，其特征在于，所述栅氧化层的厚度为4000埃～8000埃。
22.如权利要求18所述的N沟道耗尽型功率MOSFET器件，其特征在于，还包括，介质层，覆盖于所述外延层上；引线孔窗口，形成于所述介质层中；正面金属引线，形成于所述介质层上。
23.如权利要求22所述的N沟道耗尽型功率MOSFET器件，其特征在于，所述介质层的材质为硼磷硅玻璃。
3
CN 102931093 A
权 利 要 求 书
3/3页
24.如权利要求22所述的N沟道耗尽型功率MOSFET器件，其特征在于，还包括，背面金属层，所述背面金属层形成于所述半导体衬底上与所述外延层相对的一面。
4
CN 102931093 A
说 明 书
N沟道耗尽型功率MOSFET器件及制造方法
1/6页
技术领域
[0001]
本发明涉及一种半导体器件及其制造方法，尤其涉及一种N沟道耗尽型功率
MOSFET器件及制造方法。
背景技术
[0002] MOSFET(金属氧化物半导体场效应晶体管)可以分为增强型和耗尽型，其中增强型是指当VGS(栅源电压)为0时，管子呈截止状态，当加上合适的VGS后，多数载流子被吸引到栅极，从而使多晶栅极下的载流子增强，形成导电沟道，这种MOS管称为增强型MOS管。耗尽型是指当VGS=0时，即存在沟道，加上合适的VGS时，能使多数载流子流出沟道，载流子耗尽管子转向截止。N沟道耗尽型功率MOSFET在VGS=0时，漏源之间的沟道已经存在，所以只要加上VDS(漏源电压)，就有ID(电流)流通。如果增加正向栅源电压VGS，栅极与衬底之间的电场将使沟道中感应更多的电子，沟道变厚，沟道的电导增大。如果在栅极加负电压，即VGS＜0，就会在对应的器件表面感应出正电荷，这些正电荷抵消N沟道中的电子，从而在衬底表面产生一个耗尽层，使沟道变窄，沟道电导减小。当负栅压增大到某一电压Vp时，耗尽区扩展到整个沟道，沟道完全被夹断(即耗尽)，这时即使VDS仍存在，也不会产生漏极电流，即ID=0。则Vp称为夹断电压或阈值电压，其值通常在-1V～-10V之间。一般制作耗尽型MOSFET工艺方法是在沟道区域单独进行一次离子注入来形成沟道。[0003] 如何进一步提高提高MOSFET器件的性能成为业界关注的问题。发明内容
本发明的目的是提供一种能够使N沟道耗尽型功率MOSFET器件具有较短的反向
恢复时间的结构和制造方法。
[0005] 本发明提供一种N沟道耗尽型功率MOSFET器件的制造方法，包括：[0006] 提供半导体衬底，并在所述半导体衬底上形成外延层，所述外延层包括分压环形成区和有源区；
[0007] 在所述有源区中进行离子场注入工艺和退火工艺，以形成离子场注入区；[0008] 在所述有源区上形成栅极；[0009] 进行离子注入和退火工艺，以在所述栅极之间的有源区中形成P型阱区，并且在进行离子注入和退火工艺的步骤之间，进行氧化工艺；
[0010] 在所述P型阱区中形成P型接触区及P型接触区旁的N+源区；以及[0011] 对所述半导体衬底进行电子辐照工艺，以在相邻的两个P型阱区中相临近的两N+源区之间形成耗尽层。[0012] 进一步的，所述半导体衬底和所述外延层为N型。[0013] 进一步的，在所述有源区中进行离子场注入工艺和退火工艺的步骤中，进行磷离子的场注入工艺，以形成磷离子场注入区，注入能量为60～180KEV。[0014] 进一步的，在所述有源区中进行离子场注入工艺和退火工艺的步骤中，所述退火
[0004]
5
CN 102931093 A
说 明 书
2/6页
工艺的退火温度为1100℃～1200℃，退火时间为60～180分钟。[0015] 进一步的，在所述有源区上形成栅极的步骤包括：在所述有源区上形成栅氧化层；在所述栅氧化层上沉积多晶硅层；对所述多晶硅层进行光刻和刻蚀，以形成栅导电层。[0016] 进一步的，所述栅氧化层的厚度为4000埃～8000埃。[0017] 进一步的，在沉积形成多晶硅层和形成栅导电层的步骤之间，还包括，对所述多晶硅层进行离子掺杂。[0018] 进一步的，在对所述多晶硅层进行离子掺杂的步骤中，采用三氯氧磷扩散或磷离子注入。
[0019] 进一步的，在形成P型阱区的步骤中，采用硼离子注入，注入能量为60～180KEV，注入剂量为1.0E12～5.0E13。[0020] 进一步的，在形成P型阱区的步骤中，所述氧化工艺的氧化温度为1000℃～1100℃，氧化时间为60～180分钟。[0021] 进一步的，在形成P型阱区的步骤中，所述退火工艺在1000℃～1150℃的氮气氛围中进行退火，退火时间为60～180分钟。[0022] 进一步的，所述P型接触区的形成步骤包括：进行硼离子注入，注入能量为60～150KEV，注入剂量为1E15～1E16；进行退火工艺，退火温度为800℃～1000℃，退火时间为30～180分钟。[0023] 进一步的，所述N+源区的形成过程包括：进行砷离子注入，注入能量为60～150KEV，注入剂量为1E15～2E16；进行退火工艺，800℃～1000℃，退火时间为30～180分钟。
[0024] 进一步的，在进行电子辐照工艺的步骤中，辐照能量为1MeV～10MeV，剂量为1Mrad~50Mrad。
[0025] 进一步的，在形成P型接触区、N+源区的步骤和进行电子辐照的工艺步骤之间，还包括，在所述外延层上覆盖介质层；在所述介质层中形成引线孔窗口；在所述介质层上进行正面金属化工艺，以形成正面金属引线。[0026] 进一步的，所述介质层的材质为硼磷硅玻璃。[0027] 进一步的，在进行电子辐照工艺的步骤之后，还包括，对所述半导体衬底进行背面减薄和背面金属化工艺，并在真空合金炉中进行退火，其中退火温度为250℃～360℃，退火时间为30～90分钟。
本发明还提供一种N沟道耗尽型功率MOSFET器件，包括：半导体衬底和位于其上
的外延层，所述外延层包括分压环形成区和有源区；栅极，形成于所述有源区上；P型阱区，形成于在所述栅极之间的有源区中；P型接触区和P型接触区旁的N+源区，均形成于所述P型阱区中；还包括耗尽层，所述耗尽层形成于相邻的两个P型阱区中相临近的两N+源区之间。
[0029] 进一步的，所述半导体衬底和所述外延层为N型。[0030] 进一步的，所述栅极包括：栅氧化层，形成于所述有源区上；栅导电层，形成于所述栅氧化层上。
[0031] 进一步的，所述栅氧化层的厚度为4000埃～8000埃。[0032] 进一步的，N沟道耗尽型功率MOSFET器件还包括，介质层，覆盖于所述外延层上；
[0028]
6
CN 102931093 A
说 明 书
3/6页
引线孔窗口，形成于所述介质层中；正面金属引线，形成于所述介质层上。[0033] 进一步的，所述介质层的材质为硼磷硅玻璃。[0034] 进一步的，所述N沟道耗尽型功率MOSFET器件还包括，背面金属层，所述背面金属层形成于所述半导体衬底上与所述外延层相对的一面。[0035] 综上所述，本发明所述N沟道耗尽型功率MOSFET器件的制造方法，通过对功率MOSFET制作工艺过程中，在所述栅极之间的有源区中形成P型阱区的过程中，并且在进行离子注入和退火工艺的步骤之间，进行氧化工艺，所述氧化工艺使外延层表面形成二氧化硅和硅的交界面，从而在后续进行电子辐照工艺的步骤中，使在器件的二氧化硅和硅的交界面及其附近的二氧化硅层中产生缺陷和陷阱，通过适当的电子辐照工艺，被电子辐照产生的电子在器件的硅表面形成电子导通沟道，即形成耗尽层，从而使空穴耗尽制造出N沟道耗尽型功率MOSFET器件，使形成的MOSFET器件具有较短的反向恢复时间，进而提升了产品的性能。
[0036] 同时由于采用电子辐照工艺，N沟道耗尽型功率MOSFET器件的元胞结构形成过程和常规过程一致，不需要单独增加版来调节沟道杂质剂量，同时，增加电子辐照工艺的方法与常规功率MOSFET器件的制造工艺相兼容，进而增加了工艺灵活性，节省了工艺流程和生产成本。
[0037] 本发明所述N沟道耗尽型功率MOSFET器件的结构通过形成耗尽层，所述耗尽层形成于相邻的两个P型阱区中相临近的两N+源区之间，使形成的MOSFET器件具有较短的反向恢复时间，进而提升了产品的性能。附图说明
[0038]
图1为本发明一实施例中N沟道耗尽型功率MOSFET器件的制造方法的流程示意
图。
[0039]
图2～图7为本发明一实施例中N沟道耗尽型功率MOSFET器件的制造过程的结构示意图。
具体实施方式
[0040] 为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。[0041] 其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
[0042] 图1为本发明一实施例中N沟道耗尽型功率MOSFET器件的制造方法的流程示意图。本发明提供一种N沟道耗尽型功率MOSFET器件的制造方法，包括以下步骤：[0043] 步骤S101：提供半导体衬底，并在所述半导体衬底上形成外延层，所述外延层包括分压环形成区和有源区；[0044] 步骤S102：在所述有源区中进行离子场注入工艺和退火工艺，以减小导通电阻；[0045] 步骤S103：在所述有源区上形成栅极；[0046] 步骤S104：进行离子注入和退火工艺，以在所述栅极之间的有源区中形成P型阱
7
CN 102931093 A
说 明 书
4/6页
区，并且在进行离子注入和退火工艺的步骤之间，进行氧化工艺；[0047] 步骤S105：在所述P型阱区中形成P型接触区及P型接触区旁的N+源区；以及[0048] 步骤S106：进行电子辐照工艺，以在相邻的两个P型阱区中相临近的两N+源区之间形成耗尽层。
[0049] 图2～图7为本发明一实施例中N沟道耗尽型功率MOSFET器件的制造过程的结构示意图。以下结合图1～图7，详细说明本发明所述N沟道耗尽型功率MOSFET器件的制造方法。
[0050] 如图2所示，在步骤S101中，所述半导体衬底10和所述外延层12为N型。其中较佳地选择重掺杂N型<100>晶向方向的半导体衬底100，在所述半导体衬底100生长一层N型的外延层12，具体外延层12厚度和电阻率规格根据产品耐压和导通电阻规格具体选定。所述外延层12包括分压环形成区100和有源区200，然后在所述分压环形成区100中形成P型环1-1，以及在所述P型环1-1周围的分压环形成区100上形成场氧化层1-2。[0051] 接着，如图3所示，在步骤S102中，在所述有源区200中进行离子场注入工艺和退火工艺，形成用以减小导通电阻的场注入区3，具体地，进行磷离子的场注入工艺，较佳的注入能量为60～180KEV，所述磷离子场注入区3能够进一步减小器件的导通电阻，提高器件的性能。在较佳的实施例中，在所述有源区200中进行离子场注入工艺和退火工艺的步骤中，所述退火工艺的退火温度为1100℃～1200℃，退火时间为60～180分钟。[0052] 接着如图4所示，在步骤S103中，在所述有源区200上形成栅极4，所述栅极4包括栅氧化层4-1和栅导电层4-2，在所述有源区200上形成栅极4的步骤具体包括：在所述有源区200上形成栅氧化层4-1；在所述栅氧化层4-1上沉积多晶硅层(图中未标示)；对所述多晶硅层进行光刻和刻蚀，以形成栅导电层4-2。其中，所述栅氧化层4-1较佳的厚度为4000埃～8000埃。在沉积形成多晶硅层和形成栅导电层的步骤之间，还包括对所述多晶硅层进行离子掺杂，对多晶硅层进行离子掺杂能够提高后续形成的栅导电层的性能。其中，较佳地三氯氧磷(POCL3)扩散或磷离子注入。[0053] 结合图5，在步骤S104中，进行离子注入和退火工艺，以在所述栅极之间的有源区200中形成P型阱区5，并且在进行离子注入和退火工艺的步骤之间，进行氧化工艺，其中在形成P型阱区5的步骤中，可以采用硼离子注入，注入能量为60～180KEV，注入剂量为1.0E12～5.0E13。进一步的，在形成P型阱区5的步骤中，所述氧化工艺的氧化温度为1000℃～1100℃，氧化时间为60～180分钟。进一步的，在形成P型阱区5的步骤中，所述退火工艺在1000℃～1150℃的氮气氛围中进行退火，退火时间为60～180分钟。[0054] 继续参考图5，在步骤S105中，在所述P型阱区5中形成P型接触区6及P型接触区6旁的N+源区7，所述N+源区7即为N型重掺杂源区。进一步的，所述P型接触区6的形成步骤包括：进行硼离子注入，注入能量为60～150KEV，注入剂量为1E15～1E16；接着进行退火工艺，退火温度为800℃～1000℃，退火时间为30～180分钟。而所述N+源区7的形成过程包括：进行砷离子注入，注入能量为60～150KEV，注入剂量为1E15～2E16；接着进行退火工艺，800℃～1000℃，退火时间为30～180分钟。[0055] 如图6所示，在步骤S105的形成P型接触区6、N+源区7的步骤和步骤S106的进行电子辐照的工艺步骤之间，还包括，在所述外延层12上覆盖介质层8；接着，在所述介质层8中形成引线孔窗口；在所述介质层8上进行正面金属化工艺，以形成正面金属引线9，
8
CN 102931093 A
说 明 书
5/6页
所述金属引线9通过引线孔窗口将所述P型接触区6引出。所述介质层的材质较佳的为硼磷硅玻璃。
[0056] 继续参考图6，在步骤S106中，进行电子辐照工艺，以在相邻的两个P型阱区7中相临近的两N+源区之间形成耗尽层13。进一步的，在进行电子辐照工艺的步骤中，辐照能量为1MeV～10MeV，剂量为1Mrad～50Mrad(兆拉德)。电子辐照(Electron irradiation)就是采用高能电子束来照射材料、以改善材料性能的一种技术。在微电子技术中，电子辐照即是用高能电子照射半导体来实现控制少数载流子寿命的目的。由于高能电子辐照能引起晶体原子位移而产生出深能级的复合中心，故电子辐照可用来控制载流子寿命。例如，电子辐照可在硅中产生两个能级，一个是在价带顶以上0.4eV的受主型能级，另一个是在导带底以下0.36eV的施主型能级。[0057] 其后，如图7所示，在步骤S106的进行电子辐照工艺的步骤之后，还包括，对所述半导体衬底10进行背面减薄和背面金属化工艺，以在所述半导体衬底的背面，并在真空合金炉中进行退火，其中退火温度为250℃～360℃，退火时间为30～90分钟，即在与所述外延层所在相对的一面上形成背面金属层14。[0058] 综上所述，本发明所述N沟道耗尽型功率MOSFET器件的制造方法，通过对功率MOSFET制作工艺过程中，在所述栅极之间的有源区中形成P型阱区的过程中，并且在进行离子注入和退火工艺的步骤之间，进行氧化工艺，所述氧化工艺使外延层表面形成二氧化硅和硅的交界面，从而在后续进行电子辐照工艺的步骤中，使在器件的二氧化硅和硅的交界面及其附近的二氧化硅层中产生缺陷和陷阱，电子辐照工艺能够在二氧化硅中激发出电子空穴对，电子很快迁移出二氧化硅进入硅表面，空穴一部分也被迁移出二氧化硅，而一部分被二氧化硅中的空穴陷阱俘获成为正的电荷。通过适当的电子辐照工艺，被电子辐照产生的电子在器件的硅表面形成电子导通沟道，即耗尽层，从而使空穴耗尽制造出N沟道耗尽型功率MOSFET器件，并且结合氧化工艺，能够更进一步提高耗尽层的结合，从而使形成的MOSFET器件具有较短的反向恢复时间，进而提升了产品的性能。[0059] 同时由于采用电子辐照工艺，N沟道耗尽型功率MOSFET器件的元胞结构形成过程和常规过程一致，不需要单独增加版来调节沟道杂质剂量，同时，增加电子辐照工艺的方法与常规功率MOSFET器件的制造工艺相兼容，进而增加了工艺灵活性，节省了工艺流程和生产成本。
[0060] 结合图7，本发明还提供一种N沟道耗尽型功率MOSFET器件，包括：半导体衬底10和位于其上的外延层12，所述外延层12包括分压环形成区100和有源区200；栅极4，形成于所述有源区200上；P型阱区5，形成于在所述栅极4之间的有源区200中；P型接触区6和P型接触区6旁的N+源区7，均形成于所述P型阱区5中；还包括耗尽层13，所述耗尽层13形成于相邻的两个P型阱区5中相临近的两N+源区7之间。
[0061] 所述N沟道耗尽型功率MOSFET器件的结构通过形成耗尽层，所述耗尽层形成于相邻的两个P型阱区中相临近的两N+源区7之间，使形成的MOSFET器件具有较短的反向恢复时间，进而提升了产品的性能。在较佳的实施例中，所述半导体衬底10和所述外延层12为N型。所述栅极4包括：栅氧化层4-1，形成于所述有源区200上；栅导电层4-2，形成于所述栅氧化层4-1上。进一步的，所述栅氧化层4-1较佳的厚度为4000埃～8000埃。在较佳的实施例中，所述N
[0062]
9
CN 102931093 A
说 明 书
6/6页
沟道耗尽型功率MOSFET器件还包括，介质层8、引线孔窗口和正面金属引线9，所述介质层8覆盖于所述外延层上；所述引线孔窗口形成于所述介质层8中；所述正面金属引线9形成于所述介质层8上。其中所述介质层8较佳的材质为硼磷硅玻璃。本发明所述N沟道耗尽型功率MOSFET器件可以采用前述制造方法形成。[0063] 在较佳的实施例中，背面金属层14，所述背面金属层14形成于所述半导体衬底10上与所述外延层12相对的一面。所述背面金属层14用于半导体衬底10背面的信号引出。[0064] 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
10
CN 102931093 A
说 明 书 附 图
1/4页
图1
11
CN 102931093 A
说 明 书 附 图
2/4页
图2
图3
12
CN 102931093 A
说 明 书 附 图
3/4页
图4
图5
13
CN 102931093 A
说 明 书 附 图
4/4页
图6
图7
14
因篇幅问题不能全部显示，请点此查看更多更全内容