ＰＡＲ ＆ＡＰ 【本文献信息】叶勇，沈三民，郭铮，等．基于ＰＣＩ总线的高速串口通信卡的设计［Ｊ］．电视技术，２０１３，３７（３） 篓 基于ＰＣＩ总线的高速串口通信卡的设计 叶勇，沈三民，郭铮，崔婧，苏虎平，张雪莲 （中北大学ａ．仪器科学与动态测试教育部重点实验室．ｂ．中北大学电子测试技术重点实验室，山西太原０３００５１） 【摘要】介绍了一种基于ＰＣＩ总线的高速串口通信卡的设计，采用ＰＬＸ公司的ＰＣＩ９０５４作为ＰＣＩ总线桥接芯片，ＦＰＧＡ作为本 地总线的控制器和系统主控单元，选用ＬＶＰＥＣＬ电平单模双纤光收发一体模块０ＣＭ３７２３为串口传输介质。最后介绍了利用ｖｉｓ— ｕａｌ ｃ＋＋＋ＤＤＫ进行设备驱动开发。该设计的高速串口通信卡，其通信速率可达８０ Ｍｂｉｔ／ｓ，传输距离超过１０ ｋｍ。具有设计简 单、速率快、可靠性高、传输距离远等特点，已经成功运用于某航天遥测系统。 【关键词】ＰＣＩ总线；高速串口通信；ＰＣＩ９０５４ 【中图分类号】ＴＰ２７４ 【文献标志码】Ａ Ｄｅｓｉｇｎ ｏｆ Ｈｉｇｈ－ｓｐｅｅｄ Ｓｅｒｉａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｂａｓｅｄ ｏｎ ＰＣＩ Ｂｕｓ ＹＥ Ｙｏｎｇ，ＳＨＥＮ Ｓａｎｍｉｎ，ＧＵＯ Ｚｈｅｎｇ，ＣＵＩ Ｊｉｎｇ，ＳＵ Ｈｕｐｉｎｇ，ＺＨＡＮＧ Ｘｕｅｌｉａｎ （ａ．Ｋｅｙ Ｌａｂｏｒａｔｏｒｙ ｏｆ Ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ Ｓｃｉｅｎｃｅ＆Ｄｙｎａｍｉｃ Ｍｅａｓｕｒｅｍｅｎｔ，Ｍｉｎｉｓｔｙｒ ｆｏ Ｅｄｕｃａｔｉｏｎ； ｂ．Ｎａｔｉｏｎａｌ Ｋｅｙ Ｌａｂｏｒａｔｏｙｆｏｒｒ Ｅｌｅｃｔｒｏｎｉｃ Ｍｅａｓｕｒｅｍｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ，Ｎｏｒｔｈ Ｕｎｉｖｅｒｓｉｔｙ ｆＣｈｏｉｎａ，Ｔａｉｙｕａｎ ０３００５１，ｃｈｉａ）ｎ 【Ａｂｓｔｒａｃｔ】Ａ ｋｉｎｄ ｏｆ ｈｉｇｈ—ｓｐｅｅｄ ｄａｔａ ｔｒａｎｓｍｉｓｓｉｏｎ ｓｙｓｔｅｍ ｂａｓｅｄ ｏｎ ＰＣＩ ｂｕｓ ｉｓ ｐｒｅｓｅｎｔｅｄ，ｗｈｉｃｈ ｅｘｐｌｏｉｔｓ ａ ＰＣＩ ｂｒｉｄｇｅ ｃｈｉｐ ＰＣＩ９０５４ ｗｈｉｃｈ ｐｒｏｄｕｃｅｄ ｂｙ ＰＬＸ ｃｏｍｐａｎｙ，ＦＰＧＡ ａｓ ｌｏｃａｌ ｂｕｓ ｃｏｎｔｒｏｌｌｅｒ ａｎｄ ｓｙｓｔｅｍ ｃｏｎｔｒｏｌ ｕｎｉｔ，ｄａｔａ ｔｒａｎｓｍｉｓｓｉｏｎ ｗｉｔｈ ｔｈｅ ｅｘｔｅｒｎａｌ ｓｙｓｔｅｍ ｔｈｒｏｕｇｈ ｄｕｐｌｅｘ ｆｉｂｅｒ ｓｉｎｇｌｅ ｍｏｄｅ ＰＥＣＬ ｔｒａｎｓｃｅｉｖｅｒ ０ＣＭ３７２３．Ａｔ ｌａｓｔ．ｔｈｅ ｕｓｅ ｏｆ ｖｉｓｕａｌ Ｃ＋＋＆ＤＤＫ ｆｏｒ ｅｑｕｉｐｍｅｎｔ ｄｒｉｖｅｒ ｄｅｖｅｌｏｐｍｅｎｔ ｉｓ ｉｎｔｒｏｄｕｃｅｄ．Ｄｅｓｉｇｎ ｏｆ ｈｉｇｈ－ｓｐｅｅｄ ｄａｔａ ｔｒａｎｓｍｉｓｓｉｏｎ ｓｙｓｔｅｍ，ｉｔｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｒａｔｅ ｏｆ ｕｐ ｔｏ ８０ Ｍｂｉｔ／ｓ，ｔｈｅ ｔｒａｎｓｍｉｓｓｉｏｎ ｄｉｓｔａｎｃｅ ｍｏｒｅ ｔｈａｎ １０ ｋｍ．Ｉｔ ｉｓ ｓｉｍｐｌｅ ｉｎ ｄｅｓｉｇｎ，ｓｐｅｅｄ，ｈｉｇｈ ｒｅｌｉａｂｉｌｉｔｙ，ｌｏｎｇ ｄｉｓｔｎｃｅ ａｔｒａｎｓｍｉｓｓｉｏｎ ａｎｄ ｏｔｈｅｒ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ，ｉｓ ｂｅｅｎ ｓｕｃｃｅｓｓｆｕｌｌｙ ｕｓｅｄ ｉｎ ａ ｓｐａｃｅ ｔｅｌｅｍｅｔｒｙ ｓｙｓｔｅｍ． 【Ｋｅｙ ｗｏｒｄｓ】ＰＣＩ Ｂｕｓ；ｈｉｇｈ—ｓｐｅｅｄ ｓｅｉｒｌａ ｃｏｍｍｕｎｉｃａｔｉｏｎ；ＰＣＩ９０５４ ＰＣＩ总线标准是一种将系统外部设备连接起来的总 线标准，它是Ｐｃ机中最重要的总线。其他设备例如：ＵＳＢ 总线、ＩＳＡ总线等总线都挂接在ＰＣＩ总线之上。如果时钟 采用３３ ＭＨｚ，它的传输速率可达１３２ Ｍｂｙｔｅ／ｓ（ＰＣＩ总线为 ３２位），对于６４位ＰＣＩ总线，其吞吐率能达到２６４ Ｍｂｙｔｅ／ｓ 峰值…；６４位６６ ＭＨｚ ＰＣＩ总线，数据吞吐率理论值为 １青号收发单兀 —— 一 ＰＣＩ接口 电路 ＰＣＩ 插 槽 ＦＰＧＡ逻辑控制｝ ＝＝ 中心控制逻辑单兀 ＰｃＩ援口电路 上位机 图１ 系统总体结构图 信号收发单元包括光模块与ＬＶＤＳ高速接口电路。 ５２８ Ｍｂｙｔｅ／ｓ。一般在ＰＣ机中，显卡、网卡都被设计成 ＬＶＤＳ高速接口可以确保数据传输的快速性，光模块解决 ＰＣＩ总线设备，插于ＰＣＩ插槽，有利于方便更换已坏 遥测系统的传输距离。本设计采用１对１０位总线型低压 设备。 差分信号应用芯片组ＤＳ９２ＬＶ１０２３（串行器）与 本文设计的基于ＰＣＩ总线的高速串口通信卡，采用 ＤＳ９２ＬＶ１２２４（解码器）。其中ＤＳ９２ＬＶ１０２３可以将１０位并 ＰＬＸ公司的ＰＣＩ９０５４作为ＰＣＩ总线与本地总线的桥接芯 行ＣＭＯＳ或ＴｒＬ数据转换为具有内嵌时钟的高速串行差 片，控制方便，实现简单。从硬件电路的设计，到软件的编 分数据输出；ＤＳ９２ＬＶ１２２４则将输入的差分数据转换成并 写，再到驱动程序的撰写，本文将一一予以探讨。 行１０位数据输出，同时内部锁相环可从串行数据中重建 ｌ 系统硬件逻辑设计 并行时钟。因ＬＶＤＳ芯片组的差分电压摆幅为０．７ Ｖ，不 能直接与１．５～２．３ Ｖ电压差输入的光模块０ＣＭ３７２３直 基于ＰＣＩ总线的高速串口通信卡的设计总体结构如 接相连，所以配合使用电缆驱动器ＣＬＣ００６与电缆均衡器 图１所示，整个通信卡可分为三部分：信号采集单元、中心 ＣＬＣ０１４。可将电压摆幅提高到２ Ｖ，这样能使信号良好地 控制逻辑单元和ＰＣＩ桥接电路。此卡插于ＰＣＩ扩展槽中， 搭载在光模块，使传输距离得到极大改善 。 与Ｐｃ机进行通信。 ＰＣＩ接口电路使用ＰＬＸ公司的ＰＣＩ９０５４，也是目前主 基金项目：国家自然科学基金重点项目（６０８７１０４１） ８２ 《电视技术》第３７卷第３期（总第４０４期）ｌ投稿网址ｈｔｔｐ：Ｉｌｗｗｗ．ＶｉｄｅｏＥ．ｏｎ 墼 的固件编写，且ＰＬＸ公司提供官方的驱动程序作为参考， １０ ｋｍ以上。ＡＲＴＳ＆ＡＰＰＬＩ Ｃ 应用蕤＆器ＡＴｌ ｜－■ ＯＮＳ 流的ＰＣＩ总线接口芯片之一，其逻辑控制简单，无需复杂 输速率与传输距离的瓶颈现象，可将高速通信距离提高到 可以大大缩短开发周期。此卡通过ＰＣＩ总线与上位机通 信，可以实时进行监测和高速的数据存取。 ＬＶＤＳ是一种小振幅差分信号技术，使用低压（约 ３５０ ｍＶ）差分信号传输数据。允许单个信道传输速率达 中心控制逻辑单元采用一片Ｘｉｌｉｎｘ公司的ＸＣ３Ｓ４００ 到数百兆比特每秒，其特有的低振幅及恒流源模式驱动只 作为逻辑控制器，其主要作用是作为本地总线的逻辑控 产生极低的噪声，消耗非常小的功率。其ＬＶＤＳ应用芯片 制单元与ＰＣＩ总线通信、数据缓存及信号采集模块的控 组与电缆驱动器、电缆均衡器的连线图如图２所示。这里 制器，也是高速串口通信卡的主控芯片。ＦＩＦＯ存储器 与Ｒ 。为匹配电阻，大小为１００ ｎ。 作为数据缓存器，本设计采用ＸＣ３Ｓ４００的内置块ＲＡＭ 而光模块的使用，利用其良好的光电转换作用，可以 配置而成。系统采用４０ ＭＨｚ晶振，经ＦＰＧＡ内部的时 使传输距离提高到１０ ｋｍ以上。本设计选用ＬＶＰＥＣＬ电 钟管理模块倍频得到８０ ＭＨｚ时钟，使得传输数率可 平单模双纤光收发一体模块０ＣＭ３７２３，其特点为：１）ＳＣ／ 达８０ Ｍｂｉｔ／ｓ。 Ｆｃ插拔式光接口；２）单＋３．３ ｖ／＋５ Ｖ供电；３）接口电平 １．１信号收发单元 兼容标准ＬＶＰＥＣＬ电平；４）标准１×９管脚封装，引脚配置 进行串口通信时，数据流在信号线上传输必然产生 与Ｍｕｌｔｉ—ｓｏｕｒｃｅ协议兼容；５）发射器件可选用工作波长为 信号的畸变，波特率与传输距离成为一对矛盾体。为此， １ ３１０ ｎｍ的ＦＰ激光器或１ ５５０ ｎｍ ＤＦＢ激光器；６）接收采 本文提出ＬＶＤＳ＋光模块的设计，在一定程度上解决了传 用平面结构ＩｎＧａＡｓＰ ＰＩＮ探测器。 ａ ＤＳ９２ＬＶ１０２３与ＣＬＣＯ０６连接图 ｂ ＤＳ９２ＬＶ１２２４与ＣＬＣ０１４连接图 图２ ＬＶＤＳ应用芯片组与电缆驱动器、电缆均衡器连线图 投稿网址ｈｔｔｐ：／／ｗｗｗ．ＶｉｄｅｏＥ．ｃｎｌ《电视技术》第３７卷第３期（，￣４ｏ４期） ８３ ｌｉ ＰＡ ＆ＡＰ霞 １．２ ＰＣＩ接口电路 嘲糊擞穗 ｉ ｄ＇ｅ ｏ ｎ ｔ ｔ ｒｉ ｎ ＰＣＩ９０５４的操作方式有Ｍ，ｃ，Ｊ这３种模式，本设计采 用时序控制相对简单的ｃ模式。 ＰＣＩ９０５４的工作方式有３种：主模式、从模式及ＤＭＡ 模式。本设计采用从模式的多周期传输方式。其中，主模 式是由本地处理器作为主设备，发起ＰＣＩ存储器或Ｉ／Ｏ对 访问，ＰＣＩ９０５４作为本地总线的目标设备；从模式是由ＰＣＩ 主设备发起整个数据传输，ＰＣＩ总线可以对配置寄存器及 本地总线内存进行访问，ＰＣＩ９０５４作为ＰＣＩ总线的目标设 备；ＤＭＡ模式是一种快速的数据传输机制ｕ Ｊ，由ＰＣＩ９０５４ 的ＤＭＡ控制器控制在不需要ＣＰＵ的干预下，对本地总线 图４块ＲＡＭ搭建ＦＩＦＯ结构图 的存储器或Ｉ／Ｏ与ＰＣＩ总线的存储器或Ｉ／Ｏ之间的数据 ２）本地总线逻辑单元 在ＦＰＧＡ中实现ＰＣＩ９０５４的读写，即对本地总线总 交换。考虑数据流不是非常大，使用从模式下的突发传输 发式即可。 裁。包括本地总线请求信号ＬＨＯＬＤ和本地总线应答信 ９０５４ ＰＣＩ９０５４的配置信息通过上电后从Ｅ ＰＲＯＭ中读取。 号ＬＨＯＬＤＡ的处理。在很多的设计中，都是将ＰＣＩ的ＬＨＯＬＤ和ＬＨＯＬＤＡ两个引脚直接相连接，或在ＦＰＧＡ／ 这里选用Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ公司的９３ＬＣ５６。９３ＬＣ５６ 的接线图如图３所示。为了便于调试用，在ＥＥＤＩ／ＤＯ引 ＣＰＬＤ内部用连续赋值直接将ＬＨＯＬＤ的值赋予ＬＨＯＬ—脚上设计有上下拉电阻，需要配合ＰＣＩ９０５４调试时，焊接 ＤＡ，利用器件的引脚传输延迟配合总线仲裁电路来进行 时序控制。因为当尖峰脉冲耦合进ＦＰＧＡ内部时会造成 下拉电阻，正常工作时接上拉电阻。 ３ ３ Ｖ Ｖ 逻辑电路的误触发 ，所以采用这些方式将会导致计算 机出现读数错误、死机等现象。ＰＣＩ本地总线通信仿真图 如图５所示，ＰＣＩ９０５４进行量７个长字的突发传输模式。 ｃ ｅ“ｌｓ Ｉ洲｝ ｊ ｎＥ ‘０Ｏ Ｊ 蜡蚰 ・｝ ％ Ｊ ： ｎｓ ∞ｎｓ ０ “ｍ ，曲 ４ ４ｌＩ’； ｚ ｊ二： ：： 主至！ ｊ 寰： ｊ÷ 蔓蔓：芝Ｉｌ奎量蔓 曼量 …Ⅲ¨ ……一 …一 一÷一一一一一 一 — …＿ …一２■一七 一………一一一………一……… … …一 生 … ．．１一；一 …………………～…… 一……一—— —— 二二 一 ｌ二￡ｌ 图３ ９３ＬＣ５６的接线图 一二二 二 二二 二： ÷ ！…一『ｎ一｝ ——一— 一 ……～……………一一一一 ：２￣… ４ｄａ…ｔａ［３１…０］～ｒ一 ＝王垂重 ＝三愆 篓 图５ ＰＣＩ本地总线通信仿真图（截图） …一一 ～ ； １．３中心控制逻辑单元 羔三 二二 中心控制逻辑单元控制着信号收发时序、搭建内 部ＦＩＦＯ以及作为本地总线逻辑单元与ＰＣＩ总线通信。 这里选用ＸＩ—ＬＩＮＸ公司的ＸＣ３Ｓ４００，其具有４×１０ 门的门 ２设备驱动开发 ＰＣＩ板卡插入ＰＣＩ扩展槽，如果要正常工作，需要在 电路，８９６个ＣＬＢ和３６０ ｋｂｉｔ的块ＲＡＭ。符合其设计 要求。 １）内部ＦＩＦＯ的搭建 Ｗｉｎｄｏｗｓ下撰写驱动程序。驱动程序主要有以下几个步 骤：打开设备；设备初始化 ；设备读写；关闭设备。Ｗｉｎ－ ｄｏｗｓ系统下的驱动用的最多是ＤＤＫ，ｄｒｉｖｅｒｓｔｕｄｉｏ，ｗｉｎｄｒｉｖ— 通过ＦＩＦＯ进行数据缓冲来解决数据匹配问题。因 选用资源丰富的ＸＣ３Ｓ４００，内部块ＲＡＭ可达３６０ ｋｂｉｔ，可 以在内部搭建ＦＩＦＯ以减少设计成本。 如图４所示，采用８块双端口的块ＲＡＭ ＲＡＭＢ一１６一 ｓ４＿Ｓ４搭建为４ ｋ×３２位ＦＩＦＯ。块ＲＡＭ的Ａ端口作为写 端口，Ｂ端口作为写端口。它们的使能端都与 相连，不 同的是，写使能一个接 ，一个接地。需要注意的是，对 ｅｒ这机种工具。其中，ＤＤＫ的效率最高，但编写起来难度 太大，多数技术人员使用ｄｒｉｖｅｒｓｔｕｄｉｏ，ｗｉｎｄｒｉｖｅｒ这两种工 具编写出来的程序也称为ＷＤＭ（Ｗｉｎｄｏｗｓ Ｄｅｖｉｃｅ Ｍｏｄｕｌｅ） 程序。本课题采用ＤｒｉｖｅｒＳｔｕｄｉｏ工具。 ＤｒｉｖｅｒＳｔｕｄｉｏ中的ＤｒｉｖｅｒＷｏｒｋｓ软件为ＷＤＭ驱动程序 提供了完整的框架，本设计利用其ＤｒｉｖｅｒＷｉｚａｒｄ生成驱动 程序框架，然后添加各功能函数。这里利用类ＫＭｅｍｏｒｙＲ— ａｎｇｅ实现对ＢＵ一６１５８５内部存储器的读写访问，类ＫＩｏＲ— 块ＲＡＭ读写操作时，不能同时进行，否则输出将是不定 值，造成输出失败。 ８４ 《电视技术》第３７卷第３期（总第４０４期）Ｉ投稿网址ｈＲｐ：Ｉｌｗｗｗ．ＶｉｄｅｏＥ．ｃｎ 爨 ——节数 ｒｅｔｕｒｎ ｓｔａｔｕｓ； ＰＡ ＆ＡＰＰ器ＬＩ件ＣＡ与ＴＩＯ应Ｎ用Ｓ ｜ｉ ａｎｇｅ实现对其寄存器的访问。下面是驱动程序中类实例 ＫＭｅｍｏｒｙＲａｎｇｅ０的初始化及其对Ｂｕ一６１５８５内部存储器 的写操作功能函数。 ＮＴＳＴＡＴＵＳ ＰｃｉｔｅｓｔｊＤｅｖｉｃｅ：：ＯｎＳｔａｒｔＤｅｖｉｃｅ（Ｋｌｒｐ Ｉ） ＮＴＳＴＡＴＵＳ ｓｔａｔｕｓ：ＳＴＡＴＵＳＳＵＣＣＥＳＳ； ＿｝ ３ 结束语 ＰＣＩ总线满足现代设备传输数率越来越高的要求， ＰＣＩ９０５４为ＰＣＩ总线接口技术提供了较为简单的开发过 ｓｔａｔｕｓ＝ｍ＿ＭｅｍｏｒｙＲａｎｇｅ０．Ｉｎｉｔｉａｌｉｚｅ （ ｐＲｅｓＬｉｓｔＴｒａｎｓｌａｔｅｄ， ｐＲｅｓＬｉｓｔＲａｗ， 程，其高速的传输数率将会被广泛应用。本文设计的高速 串口通信板，已成功应用于图像数据的传输。当数据总线 扩展到６４位，数据传输模式采用ＤＭＡ方式，对于数率的 提高仍有较大的裕度。 参考文献： ［１］赵锡凯．ＰＣＩ总线扩展技术研究［Ｊ］．计算机工程与科学，１９９７（２）：１２－１５． ［２］袁伟涛，张斌珍，刘文怡．箭载遥测变换器测试台的设计与实现 ［Ｊ］．测控技术与仪器仪表，２００８（２）：８７－９０． ＰｃｉＣｏｎｆｉｇ．ＢａｓｅＡｄｄｒｅｓｓｌｎｄｅｘＴｏＯｒｄｉｎａｌ（０） ）； ｉｆ（！ＮＴ＿ＳＵＣＣＥＳＳ（ｓｔａｔｕｓ）） ｛ Ｉｎｖａｌｉｄａｔｅ（）； ｌ＂ｅｔｕｒｎ ｓｔａｔｕｓ； ｝ＮＴＳＴＡＴＵＳ ＰｃｉｔｅｓｔｊＤｅｖｉｃｅ：：ＰＣＩＴＥＳＴＪ—ＩＯＣＴＬ—ＷｒｉｔｅＤａｔａ—Ｈａｎｄｌｅｒ （Ｋｌｒｐ Ｉ） ｛ ＮＴＳＴＡＴＵＳ ｓｔａｔｕｓ：ＳＴＡＴＵＳ ＳＵＣＣＥＳＳ； ｕｎｓｉｇｎｅｄ ｓｈｏｒｔ ｝ｉｎｐｕｔｄａｔａ； ［３］荣思远，景新幸，陈用昌．基于ＰＣＩ总线的视频采集卡研究［Ｊ］．电 视技术，２００６，３０（１１）：３２—３５． ［４］蔡祁鹏，王宏远．ＨＤＴＶ信号源中ＰＣＩＤＭＡ的ＷＤＭ程序开发［Ｊ］． 电视技术，２００１，２５（４）：１７－２０． ＵＬＯＮＧｉ； ｉｎｐｕｔｄａｔａ＝（ｕｎｓｉｎｅｄ ｓｈｏｒｔｇ ）Ｉ．ＩｏｃｔｌＢｕｆｆｅｒ（）； ［５］何瑾，张烨君，于彤彦．基于ＰＣＩ总线的数据采集卡的设计［Ｊ］．现 代电子技术，２００６（１７）：１０９—１１Ｏ． ｆｏｒ（ｉ＝０；ｉ＜２ ｉｎｐｕｔｄａｔａ［２］；ｉ十＝２） ｛ ｍＭｅｍｏｒｙＲａｎｇｅ０．ｏｕｔｗ（ｉｎｐｕｔｄａｔａ［０］，ｉｎｐｕｔｄａｔａ［１］）； 作者简介： 叶勇（１９８８一），硕士生，主研电路系统和微系统集成。 雯 收稿日期：２０１２－０６－－０７ ｉｎｐｕｔｄａｔａ［０］＋＝２； ｉｎｐｕｔｄａｔａ［１］＋ ； ｝ 责任编辑：时Ｉ．Ｉｎｆｏｒｍａｔｉｏｎ（）：２ ｉｎｐｕｔｄａｔａ［２］；／／向驱动程序返回的实际字 （上接第１６ 页） 在运动较为缓慢时，其小部分区域会被检测为背景（如图 参考文献：２ｂ中的白色汽车车身），但这部分漏检的宏块信息易于得 到，且往往不属于目标的重要区域，对公安的实际监控应 用并无影响。 ［１］ＴＨＯＭＡＳＷ，ＧＡＲＹ Ｊ Ｓ，ＧＩＳＬＥ Ｂ，ｅｔ ａ１．Ｏｖｅｒｖｉｅｗ ｏｆｔｈｅ Ｈ．２６４／ＡＶＣ ｖｉｄｅｏ ｃｏｄｉｎｇ ｓｔｎｄａｒｄ￣Ｊ］．ＩＥＥＥ Ｔｒａｎｓ．Ｃｉｒａｃｕｉｔｓ Ｓｙｓｔ．Ｖｉｄｅｏ Ｔｅｃｈｎｏ１．， ２００３，１３：７０４－７０６． 本算法目前已在实际的公安监控系统进行了应用测 试，其可靠性和正确性得到验证。 ［２］毕厚杰，王健．新一代视频压缩编码标准——Ｈ ２６４／ＡＶＣ［Ｍ］．２版． 北京：中国广播电视出版社，２００９． ［３］ＬＩＮＯ Ｆ，ＬＵＩＳ Ｃ，ＰＥＤＲＯ Ａ．Ｈ．２６４／ＳＶＣ ＲＯＩ ｅｎｃｏｄｉｎｇ ｗｉｔｈ ｓｐａｔｉｌａ ４ 小结 本文针对公安监控中的需求，提出一种基于ＲＯＩ的 ｓｃａｌａｂｉｌｉｔｙ［Ｃ］／／Ｐｒｏｃ．Ｉｎｔｅｎｒａｔｉｏｎａｌ Ｃｏｆｎｅｒｅｎｃｅ Ｏｉｌ Ｓｉｎａｇｌ Ｐｒｏｃｅｓｓｉｎｇ ａｎｄ Ｍｕｌｔｉｍｅｄｉａ Ａｐｐｌｉｃａｔｉｏｎｓ．［ｓ．１．］：ＩＮＳＴＩＣＣ Ｐｒｅｓｓ，２００８：２１２－２１５． ［４］向科炳，于鸿洋，张萍．可分级视频编码的ＭＰＥＧ－２传输流封装及其 应用［Ｊ］．电视技术，２０１１，３５（２１）：２５－２８． ［５］袁嘉晟，方志军，叶金财．基于运动矢量可分级的视频编码方法［Ｊ］． 电视技术，２０１０，３４（４）：１９－２１． ［６］孙立，王健，郭春辉，等．基于ＣＵＤＡ的Ｈ．２６４去方块滤波的设计与实 自适应编码算法，通过均值法背景建模技术提取ＲＯＩ后， 针对不同的空间区域采用不同级别的编码策略。同时为 减小ＲＯＩ宏块漏检率和降低因采用分级编码策略而产生 的块效应，本文采用一种基于邻居宏块的性能补偿方案。 实验结果表明，该算法在保证ＲＯＩ编码质量的前提下，能 现［Ｊ］．电视技术，２０１０，３４（５）：４４＿４６． 够有效降低系统码率。 责任编辑：时雯 收稿日期：２０１２－－０７－２３ 投稿网址ｈｔｔｐ：／／ｗｗｗ．ＶｉｄｅｏＥ．ｃｎｌ《电视技术》第３７卷第３期（总第４ｏ４期）８５