第⼆章⼀、选择题
1．下列表达式中不存在竞争冒险的有 C D 。A.Y =B +A BB.Y =A B +B CC.Y =A B C +A BD.Y =(A +B )A D
2．若在编码器中有50个编码对象，则要求输出⼆进制代码位数为B 位。A.5B.6C.10D.50
3.⼀个16选⼀的数据选择器，其地址输⼊（选择控制输⼊）端有 C 个。A.1B.2C.4D.16
4.下列各函数等式中⽆冒险现象的函数式有 D 。A.B A AC C B F ++=B.B A BC C A F ++=C.B A B A BC C A F +++=
D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++=
5．函数C B AB C A F ++=，当变量的取值为 A C D 时，将出现冒险现象。A.B =C =1B.B =C =0C.A =1，C =0D.A =0，B =0
6．四选⼀数据选择器的数据输出Y 与数据输⼊X i 和地址码A i 之间的逻辑表达式为Y = A 。
A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 01
7.⼀个8选⼀数据选择器的数据输⼊端有 E 个。A.1B.2C.3D.4E.8
8．在下列逻辑电路中，不是组合逻辑电路的有 D 。A.译码器B.编码器C.全加器D.寄存器
9．⼋路数据分配器，其地址输⼊端有 C 个。A.1B.2C.3D.4E.8
10．组合逻辑电路消除竞争冒险的⽅法有 A B 。A. 修改逻辑设计B.在输出端接⼊滤波电容C.后级加缓冲电路
D.屏蔽输⼊信号的尖峰⼲扰
11．101键盘的编码器输出 C 位⼆进制代码。A.2B.6C.7
D.8 12．⽤三线-⼋线译码器74L S 138实现原码输出的8路数据分配器，应 A B C 。A.A ST =1，B ST =D ，C ST =0B. A ST =1，B ST =D ，C ST =DC.A ST =1，B ST =0，C ST =DD. A ST =D ，B ST =0，C ST =0
13．以下电路中，加以适当辅助门电路， A B 适于实现单输出组合逻辑电路。A.⼆进制译码器B.数据选择器C.数值⽐较器
D.七段显⽰译码器
14．⽤四选⼀数据选择器实现函数Y =0101A A A A +，应使 A 。A.D 0=D 2=0，D 1=D 3=1B.D 0=D 2=1，D 1=D 3=0C.D 0=D 1=0，D 2=D 3=1D.D 0=D 1=1，D 2=D 3=0
15．⽤三线-⼋线译码器74L S 138和辅助门电路实现逻辑函数Y =122A A A +，应 B 。A.⽤与⾮门，Y =765410Y Y Y Y Y YB.⽤与门，Y =32Y YC.⽤或门，Y =32Y Y +D.⽤或门，Y =7
65410Y Y Y Y Y Y +++++
16.编码电路和译码电路中，（ B ）电路的输⼊是⼆进制代码A.编码B.译码C.编码和译码
17.组合逻辑电路输出状态的改变（ A ）A.仅与该时刻输⼊信号的状态有关B.仅与时序电路的原状态有关C.与A 、B 皆有关
18.16位输⼊的⼆进制编码器，其输出端有( C )位A. 256B. 128C. 4D. 3
19.对于四位⼆进制译码器，其相应的输出端共有( B )A.4个B. 16个C. 8个D. 10个
20.在下列逻辑电路中，不是组合逻辑电路的有( D )A.译码器B.编码器
C.全加器 D .寄存器
22.对于输出低电平有效的2—4线译码器来说要实现，Y=A B AB ''+的功能，应外加( D
) A.或门 B.与门 C.或⾮门 D.与⾮门
23.两⽚8-3线优先编码器(74148)可扩展成( A )线优先编码器。A. 16-4B. 10-5C. 16-8D. 10-8
24.两⽚3-8线译码器(74138)可扩展成( A )线译码器。A. 4-16B. 5-10C. 8-16D.8-10
25.3线-8线译码器74LS138处于译码状态时，当输⼊A 2A 1A 0=001时，输出70~Y Y ''=( C )A.11101111B.10111111C.11111101D.11110011
26.对于三位⼆进制译码器，其相应的输出端共有( C )A.4个B. 16个C. 8个D. 10个
27.3线-8线译码器74LS138处于译码状态时，当输⼊A 2A 1A 0=110时，输出70~Y Y ''=( B )A.11011111B.10111111C.11111101D.11110011
28.具有3条地址输⼊线的选择器含（B ）条数据输⼊线。A.4B.8C.12D.16
29.⼋选⼀数据选择器74LS151的地址线为011时，输出Y=（ C ）A.0
B.1C. 3DD. 5D
30.1位半加器的输⼊和输出分别为（B ）A. ,,A B CI 和,S COB. ,A B 和SC. ,A B 和,S CO
31.半加器的求和的逻辑关系是（D ）A.与⾮B.或⾮C.与或⾮D.异或
32.优先编码器74LS148输⼊为— ，输出为 、 、 。当使能输⼊ ，
,时，输出 应为（ A ）
A.001B.010C.110D.011
33.在下列逻辑电路中，不是组合逻辑电路的有（ C ）A.译码器B.数据选择器C.计数器D.数值⽐较器
34. 能起到多路开关作⽤的是（ C ）
A.编码器B.译码器C.数据选择器D.数值⽐较器
35. 能实现对⼀系列⾼低电平编成对应的⼆值代码的器件是（A ）A.编码器B.译码器C.加法器D.数据选择器
36. 能实现将输⼊的⼆进制代码转换成对应的⾼低电平输出信号的是（ B ）A.编码器B.译码器C.数据选择器D.数值⽐较器
38. ⽤3-8译码器设计的组合逻辑函数变量最⼤数为（ B ）A.2B.3C.4D.5
39. ⽤8选1数据选择器可设计的组合逻辑函数变量最⼤数为（ C ）A.2B.3C.4D.5
40. ⽤4⽚74148可扩展成的编码器是（ D ）A.8线-3线B.16线-4线C.24线-5线D.32线-5线
41. ⽤4⽚74138可扩展成的译码器是（ D ）A.3线-8线B.4线-16线C.5线-24线D.5线-32线
42. 编码电路和译码电路中，（ A ）电路的输出是⼆进制代码。
A. 编码B. 译码C. 编码和译码
43. （ B ）是构成组合逻辑电路的基本单元。A. 触发器B. 门电路
C. 门电路和触发器
44. 下列说法错误的是（ C ）。
A. 74HC148的输⼊和输出均以低电平作为有效信号。B. 74HC138的输出以低电平作为有效信号。
C. 7448的输出以低电平为有效信号。 45. 对于3位⼆进制译码器，其相应的输出端共有（ B ）个。A. 3B. 8C. 6D. 10
47. 两个1位⼆进制数A 和B 相⽐较，可以⽤（ A ）作为A > B 的输出信号Y （A>B ）。A. B A 'B. B A 'C. B A ⊕D. )('⊕B A
48. 两个1位⼆进制数A 和B 相⽐较，可以⽤（ B ）作为A < B 的输出信号Y （AA. B A 'B. B A 'C. B A ⊕D. )('⊕B A
49. 两个1位⼆进制数A 和B 相⽐较，可以⽤（ D ）作为A = B 的输出信号Y （A=B ）。A. B A 'B. B A 'C. B A ⊕D. )('⊕B A
50. ⼀个4选1数据选择器的地址端有（ D ）个。A. 8B. 1C. 3D. 2
51. 在8线－3线优先编码器74HC148中，扩展端EX Y '的低电平输出信号表⽰（ A ）。A. “电路⼯作，但⽆编码输⼊”B. “电路⼯作，⽽且有编码输⼊”
52．8线—3线优先编码器的输⼊为I 0—I 7 ，当优先级别最⾼的I 7有效时，其输出012Y Y Y ??的值是（C ）。A ．111 B. 010 C. 000 D. 101
54．已知74LS138译码器的输⼊三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( C ) 。A. 11111101B. 10111111C. 11110111D. 11111111
56、半加器和的输出端与输⼊端的逻辑关系是 （D ）A 、 与⾮B 、或⾮C 、 与或⾮D 、异或
57、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输⼊为A 2 A 1 A 0 =101 时，输出：为（B ）。
A . 00100000 B. 11011111 C.11110111 D. 00000100
58、属于组合逻辑电路的部件是（A ）。 A 、编码器 B 、寄存器 C 、触发器 D 、计数器59．以下错误的是（B ）
a ．数字⽐较器可以⽐较数字⼤⼩
b ．实现两个⼀位⼆进制数相加的电路叫全加器
c ．实现两个⼀位⼆进制数和来⾃低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器⼆、判断题（正确打√，错误的打×）
1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（× ）2.编码与译码是互逆的过程。（√ ）
3.⼆进制译码器相当于是⼀个最⼩项发⽣器，便于实现组合逻辑电路。（√ ）4.液晶显⽰器的优点是功耗极⼩、⼯作电压低。（√ ）5.液晶显⽰器可以在完全⿊暗的⼯作环境中使⽤。（× ）
6.半导体数码显⽰器的⼯作电流⼤，约10mA 左右，因此，需要考虑电流驱动能⼒问题。（√ ）7.共阴接法发光⼆极管数码显⽰器需选⽤有效输出为⾼电平的七段显⽰译码器来驱动。（√）8.数据选择器和数据分配器的功能正好相反，互为逆过程。（√ ）
9.⽤数据选择器可实现时序逻辑电路。（× ）
10.组合逻辑电路中产⽣竞争冒险的主要原因是输⼊信号受到尖峰⼲扰。（× ）11．⼋路数据分配器的地址输⼊（选择控制）端有8个。（× ）
12．优先编码器只对同时输⼊的信号中的优先级别最⾼的⼀个信号编码. （× ）13．译码器哪个输出信号有效取决于译码器的地址输⼊信号（√）
14．组合逻辑电路在任意时刻的输出不仅与该时刻的输⼊有关，，还与电路原来的状态有关。（×）15．寄存器、编码器、译存器、加法器都是组合电路逻辑部件。（× ）三、填空题
1．半导体数码显⽰器的内部接法有两种形式：共 阴 接法和共 阳 接法。
2．对于共阳接法的发光⼆极管数码显⽰器，应采⽤ 低 电平驱动的七段显⽰译码器。3．消除竟争冒险的⽅法有修改逻辑设计 、 滤波电容 、 加⼊选通电路4.优先编码器74L S 148输⼊为— ，输出为 、 、 。当使
能输⼊ ， ,时，输出 应为____001_________。
5、 4线－１０线译码器有 4个输⼊端， 10 个输出端， 6个不⽤的状态。6、 组合电路与时序电路的主要区别：
7、74LS138是3线—8线译码器，译码为输出低电平有效，若输⼊为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y应为10111111 。
8、驱动共阳极七段数码管的译码器的输出电平为 低 有效。四、设计与分析题
1、⽤四输⼊数据选择器实现函数（本题⽬只作为了解，不需掌握）
解：⽤代数法求。根据逻辑表达式，其有四个输⼊变量A 、B 、C 、D ，⽽四选⼀数据
选择器只需两位地址代码和，若选A 和B 作为选择器的地址输⼊，A = 、B = ,余下的项可选作数据输⼊⽤。于是将表达式进⾏变换，变化成每项都含有A 和B 原变量和反变量组成的表达式。
由此可知：D 0=0 D 1=D D 2= D 3=1根据得到的表达式可画出逻辑图
2、⽤⼋选⼀数据选择器T576实现函数F 。
解：由于⼋选⼀数据选择器的地址输⼊（通道选择）信号有：A2 A1 A0三个。 因此将ABC 三个变量做地址输⼊信号，⽽D 作为数据输⼊。因⽽实现函数F 的关键是根据函数式确定数据输⼊D0 ～D7求数据输⼊D0～D7可以采⽤代数法也可采⽤卡诺图来求本题采⽤卡诺图法来求：
1．⾸先分别画出函数和选择器的卡诺图如图5（a ）、（b ）。
因篇幅问题不能全部显示，请点此查看更多更全内容